摘要：本文介绍了PDP电视机中多制式数字视频信号转换电路的设计方案。其主要功能是对模拟视频信号进行解码和数字化，并作隔行/逐行转换、尺度变换、帧频转换等处理，同时为PDP整机提供行、场同步信号以及消隐和时钟信号等。
关键词：PDP；数字电视；视频信号处理
引言
视频制式转换电路是PDP整机电路的重要组成部分，其主要功能是对模拟视频信号进行解码和数字化，并作必要的预处理，同时为PDP整机提供行、场同步信号，以及消隐信号和时钟等。有了多制式数字视频转换电路，就使得PDP能够兼容各种现存的视频制式，使其应用面更广。同时，数字视频制式的标准化也为下一步对视频信号进行各种优化处理作了必不可少的铺垫。在一个PDP显示系统中，数字视频转换电路作为接口电路的核心部分，其重要作用是不言而喻的。它对输入视频数据处理的好坏直接关系到这个PDP显示系统对视频制式的支持以及显示图像质量的优劣。研究多制式数字视频信号转换电路对于PDP的应用和发展是很重要的。
高端的数字视频处理芯片在国内已经有相当长的研究历史，西安交大于1994年率先提出研制开发数字视频格式转换与处理专用集成电路的立项，先后在国家863计划和省市科技计划的支持下，经过6年多的科技攻关，采用先进的运动检测自适应插补算法，实现了隔行/逐行扫描变换，开发出了国内的首枚数字视频处理芯片。在此之后，海尔集成电路设计有限公司、北京中星微电子有限公司等众多的国内公司都将注意力投放到了数字视频处理芯片的设计和开发上来。本文介绍了我们开发多制式数字视频信号转换电路的设计方案实例。
系统功能和设计方案
多制式数字视频转换电路的输入信号为复合视频信号(包括PAL/NTSC/SECAM几种制式)、S-VIDEO信号和VGA信号。输出信号为RGB888格式同步输出信号、场同步信号(VS)、行同步信号(HS)、消隐信号(DE)和时钟信号(CLK)。要求系统具备如下功能:①兼容现存多种视频格式，包括PAL/NTSC/SECAM/S-Video和VGA模式；②对于复合视频信号能进行隔行/逐行转换；③对单帧视频信号进行尺度变换，进行缩小和放大；④进行帧频转换(要求50Hz和100Hz)；⑤具有亮度/色度/饱和度调节功能。根据要求设计的视频卡功能结构如下图所示:
视频解码方案
需要解码的视频信号主要有几种类型，一种是复合视频信号，比如PAL/NTSC/SECAM，一种是S端子信号(Y/C)，还有一种是VGA信号。解码工作需要针对这几种模式进行。SAA7118是PHILIPS半导体公司生产的一款视频专用解码芯片，功能很强大。它支持I2C总线，需要有MCU通过I2C总线对它进行控制才能正常运行。不同格式的视频信号通过输入端子接入解码芯片的模拟输入端(7118共有16路模拟接口，可同时输入16线的信号)。可以通过设定输入模式的控制字来确定输入的信号模式。SAA7118共有40种信号输入模式，其中CVBS模式为16种，YC模式为8种，Y-PBPR模式为4种，RGB模式为4种。所有的这些输入视频信号都被送到ADC进行数/模转换，但是不同的信号有着不同的输出。如果是YUV/GRB分量信号，则先转换为数字化的分量信号，然后通过转换矩阵变换为YCrCb分量信号。如果是S-VIDEO信号，则通过ADC先转换为数字的Y/C信号，然后亮色信号分别经过亮色处理，转化为YCrCb分量信号。如果是CVBS信号，则首先通过ADC数字化，然后通过一个梳状滤波器改善亮色分离性能后再分别进行亮色处理，最后同样的转化为亮色信号YCrCb分量。在处理亮度和色度信号的同时，同步信号也得到了解码。该信号一方面被用来作为解码的输出控制，另一方面还可以用来协助BCS控制及分辨率变换处理，NTSC制式时为720×480，PAL制式时为720×576。
去隔行处理
隔行到逐行扫描变换的基本方法就是利用已知的图形信息，通过线性内插方法重构出每场中缺少的行。一种获得插补行的最简单的方法是利用图像的空间相关性，直接利用场内上一行和下一行的信息平均来获得，即场内插补。方法仅需要少量行存储器，算法简单，运算量小，可以有效地消除闪烁，增加图像的细腻感，但它没有充分利用电视图像的时间相关性，图像的垂直清晰度并未提高；另一种方法是利用电视图像的时间相关性，将相邻两场的扫描线镶嵌，即场间插补。这种方法需要大容量的场存储器，可以消除闪烁，提高静止区域图像的垂直清晰度，但对运动图像会产生较严重的运动模糊。这两种线性插补算法，对图像的所有部分采用同一算法，而实际图像既包括静止部分也包括运动部分，如果没有根据图像的局部特征而采用相应算法，则不能保证图像的所有部分均获得好的转换效果。因此，必须采用基于运动检测的自适应控制内插算法，即首先通过判断待插补点是静止还是运动，然后对静止图像采用场间插补，对运动图像采用场内插补，以达到最佳的转换效果。
对图像进行非线性缩放
一般的视频处理器都支持图像格式的尺度变换，但是他们大都采用了线性变换，即对整屏的数据采用相同的缩放比例进行缩放。在我们开发的视频处理器中引入了非线性缩放特性，它通过对寄存器的值的设定，在垂直方向上设定上、中、下三个区域，在水平方向上设定左、中、右三个区域。对于处在中间区域的使用线性变换(根据寄存器设定的值进行变换)，对处在旁边的两个区域，可以使用线性变换或者非线性变换(递增或者递减模式变换)。
帧频转换处理
经过前面视频解码以及去隔行处理后，视频格式的帧频为50Hz和60Hz两种标准。在输入给显示屏显示之前，需要将这两种视频格式的帧频进行统一。要对原有视频信号的帧频作变换，首先要最大程度的利用原有信号的信息量，这样才能让变换后的信号失真最小。由于帧频转换后，目标视频的图像序列所处的时间点同原有视频信号的图像序列处于不同的时间标度上。其中有的图像的时刻能够准确对应，而有的图像的时刻则相距较远。对于那些时间点能准确对应(或者有较小偏差)的帧，完全可以采用复制的方式，利用源帧图像作为目标帧的图像。而对于那些时间偏差较大的对应帧，则需要利用插值的方式来实现。因为要考虑到硬件实现的问题，因此，我们首先提出了采用可调整的帧复制策略，即动态的对整个图像序列中需要插值的帧进行调整。规定一个标准的时间间隔作为最小插值时间间隔△t，假设目标帧的时刻为t0，如果存在一个源帧图像，它的时刻为t‘，且满足t‘∈{t0-△t，t0+△t}，则直接复制源帧到目标帧。如果存在多个源帧图像满足要求，则复制同目标帧时间间隔最近的帧。对于那些无法找到满足条件的源帧图像的目标帧，则利用相邻的两个源帧进行插值计算。
在这里△t是可以动态调整的，根据图像的大小，帧频的大小，以及硬件速度的快慢，可以对△t进行调整。最好的情况是对每帧非对齐图像都进行插值，这种情况下△t=0，最坏的情况是对每帧非对齐的图像都进行最近邻复制(或最近邻平均)，这种情况下△t>max(min|t‘-t|)。图3所示为对于60Hz/50Hz的转换，当取阈值△t=5ms时的复制策略，其中的一、二、五、六帧采用帧复制，而三、四采用插值方式。图4所示是对于60Hz/100Hz的转换，当取阈值△t=5ms时的复制策略。
硬件实现
因为该算法对系统实时性要求较高，一般的DSP处理器无法满足需要，因此选用FPGA器件来实现算法。根据已有文献，采用运动补偿的帧频提升的算法可以采用5万门的逻辑电路实现，为保证裕度，选用10万门的逻辑器件。
与CPLD(ComplexProgrammableLogicDevice)相比，FPGA(Field Programmable Gate Array)具有更高的集成度、更强的逻辑功能和更大的灵活性。FPGA属于阵列型PLD，这里以Xilinx公司的FPGA为例来进行相关的介绍。XC9500是Xilinx公司采用Flash工艺的PLD，常见型号有XC9536，XC9572，XC95144；CoolRunner原是PHILIPS的PLD产品，99年被Xilinx收购，特点是功耗很低，可以用于电池供电系统.；CoolRunner-II是最新一代1.8v低功耗PLD产品。Spartan是中等规模SRAM工艺FPGA；Spartan-II是2.5VSRAM工艺FPGA，Spartan的升级产品；Virtex/Virtex-E是大规模SRAM工艺FPGA；Virtext-II是大规模SRAM工艺FPGA，Virtex的下一代产品。其中，Virtex-II系列FPGA由于其容量大、速度快等一系列优点，在科研开发中得到了广泛的应用，图5是FPGA的基本结构框图。
本文采用XILINX公司的XCV100E芯片作为硬件实现。视频格式的转换算法，包括去隔行算法、帧频转换算法、尺度缩放算法都是在一个FPGA中实现。SAA7118解码芯片出来的解码信号输入到FPGA后，通过MCU控制转换参数，根据客户要求，将FPGA的输出变换为需要的形式。在中间转换的过程中，因为需要进行多帧图像的处理，所以需要对每帧输入的信号作暂存处理。采用SDRAM存储图像数据，利用FPGA对图像数据进行计算，然后输出变换后的数据。在数据输出的同时，时钟信号、同步信号以及数据使能信号同时输出，提供给PDP的驱动电路。本文采用10万门的逻辑器件，本算法用了总资源的45%，经过实验，该算法得到了很好的应用效果。
结论
本文讨论了在利用FPGA实现了视频处理中不同制式到标准格式的转换，通过逻辑器件实现了去隔行算法、帧频转换算法和尺度变换算法。利用SDRAM存储动态图像，进行处理后，输出用户所需要的图像，将变换后的数据信号以及控制信号成功地应用到实际系统中。算法快速有效，有实用价值。同时，这种算法进一步完善，对实现FPGA芯片到专用集成电路(ASIC)转化具有重要的工程意义。
摘要：本文介绍了PDP电视机中多制式数字视频信号转换电路的设计方案。其主要功能是对模拟视频信号进行解码和数字化，并作隔行/逐行转换、尺度变换、帧频转换等处理，同时为PDP整机提供行、场同步信号以及消隐和时钟信号等。
关键词：PDP；数字电视；视频信号处理
引言
视频制式转换电路是PDP整机电路的重要组成部分，其主要功能是对模拟视频信号进行解码和数字化，并作必要的预处理，同时为PDP整机提供行、场同步信号，以及消隐信号和时钟等。有了多制式数字视频转换电路，就使得PDP能够兼容各种现存的视频制式，使其应用面更广。同时，数字视频制式的标准化也为下一步对视频信号进行各种优化处理作了必不可少的铺垫。在一个PDP显示系统中，数字视频转换电路作为接口电路的核心部分，其重要作用是不言而喻的。它对输入视频数据处理的好坏直接关系到这个PDP显示系统对视频制式的支持以及显示图像质量的优劣。研究多制式数字视频信号转换电路对于PDP的应用和发展是很重要的。
高端的数字视频处理芯片在国内已经有相当长的研究历史，西安交大于1994年率先提出研制开发数字视频格式转换与处理专用集成电路的立项，先后在国家863计划和省市科技计划的支持下，经过6年多的科技攻关，采用先进的运动检测自适应插补算法，实现了隔行/逐行扫描变换，开发出了国内的首枚数字视频处理芯片。在此之后，海尔集成电路设计有限公司、北京中星微电子有限公司等众多的国内公司都将注意力投放到了数字视频处理芯片的设计和开发上来。本文介绍了我们开发多制式数字视频信号转换电路的设计方案实例。
系统功能和设计方案
多制式数字视频转换电路的输入信号为复合视频信号(包括PAL/NTSC/SECAM几种制式)、S-VIDEO信号和VGA信号。输出信号为RGB888格式同步输出信号、场同步信号(VS)、行同步信号(HS)、消隐信号(DE)和时钟信号(CLK)。要求系统具备如下功能:①兼容现存多种视频格式，包括PAL/NTSC/SECAM/S-Video和VGA模式；②对于复合视频信号能进行隔行/逐行转换；③对单帧视频信号进行尺度变换，进行缩小和放大；④进行帧频转换(要求50Hz和100Hz)；⑤具有亮度/色度/饱和度调节功能。根据要求设计的视频卡功能结构如下图所示:
视频解码方案
需要解码的视频信号主要有几种类型，一种是复合视频信号，比如PAL/NTSC/SECAM，一种是S端子信号(Y/C)，还有一种是VGA信号。解码工作需要针对这几种模式进行。SAA7118是PHILIPS半导体公司生产的一款视频专用解码芯片，功能很强大。它支持I2C总线，需要有MCU通过I2C总线对它进行控制才能正常运行。不同格式的视频信号通过输入端子接入解码芯片的模拟输入端(7118共有16路模拟接口，可同时输入16线的信号)。可以通过设定输入模式的控制字来确定输入的信号模式。SAA7118共有40种信号输入模式，其中CVBS模式为16种，YC模式为8种，Y-PBPR模式为4种，RGB模式为4种。所有的这些输入视频信号都被送到ADC进行数/模转换，但是不同的信号有着不同的输出。如果是YUV/GRB分量信号，则先转换为数字化的分量信号，然后通过转换矩阵变换为YCrCb分量信号。如果是S-VIDEO信号，则通过ADC先转换为数字的Y/C信号，然后亮色信号分别经过亮色处理，转化为YCrCb分量信号。如果是CVBS信号，则首先通过ADC数字化，然后通过一个梳状滤波器改善亮色分离性能后再分别进行亮色处理，最后同样的转化为亮色信号YCrCb分量。在处理亮度和色度信号的同时，同步信号也得到了解码。该信号一方面被用来作为解码的输出控制，另一方面还可以用来协助BCS控制及分辨率变换处理，NTSC制式时为720×480，PAL制式时为720×576。
去隔行处理
隔行到逐行扫描变换的基本方法就是利用已知的图形信息，通过线性内插方法重构出每场中缺少的行。一种获得插补行的最简单的方法是利用图像的空间相关性，直接利用场内上一行和下一行的信息平均来获得，即场内插补。方法仅需要少量行存储器，算法简单，运算量小，可以有效地消除闪烁，增加图像的细腻感，但它没有充分利用电视图像的时间相关性，图像的垂直清晰度并未提高；另一种方法是利用电视图像的时间相关性，将相邻两场的扫描线镶嵌，即场间插补。这种方法需要大容量的场存储器，可以消除闪烁，提高静止区域图像的垂直清晰度，但对运动图像会产生较严重的运动模糊。这两种线性插补算法，对图像的所有部分采用同一算法，而实际图像既包括静止部分也包括运动部分，如果没有根据图像的局部特征而采用相应算法，则不能保证图像的所有部分均获得好的转换效果。因此，必须采用基于运动检测的自适应控制内插算法，即首先通过判断待插补点是静止还是运动，然后对静止图像采用场间插补，对运动图像采用场内插补，以达到最佳的转换效果。
对图像进行非线性缩放
一般的视频处理器都支持图像格式的尺度变换，但是他们大都采用了线性变换，即对整屏的数据采用相同的缩放比例进行缩放。在我们开发的视频处理器中引入了非线性缩放特性，它通过对寄存器的值的设定，在垂直方向上设定上、中、下三个区域，在水平方向上设定左、中、右三个区域。对于处在中间区域的使用线性变换(根据寄存器设定的值进行变换)，对处在旁边的两个区域，可以使用线性变换或者非线性变换(递增或者递减模式变换)。
帧频转换处理
经过前面视频解码以及去隔行处理后，视频格式的帧频为50Hz和60Hz两种标准。在输入给显示屏显示之前，需要将这两种视频格式的帧频进行统一。要对原有视频信号的帧频作变换，首先要最大程度的利用原有信号的信息量，这样才能让变换后的信号失真最小。由于帧频转换后，目标视频的图像序列所处的时间点同原有视频信号的图像序列处于不同的时间标度上。其中有的图像的时刻能够准确对应，而有的图像的时刻则相距较远。对于那些时间点能准确对应(或者有较小偏差)的帧，完全可以采用复制的方式，利用源帧图像作为目标帧的图像。而对于那些时间偏差较大的对应帧，则需要利用插值的方式来实现。因为要考虑到硬件实现的问题，因此，我们首先提出了采用可调整的帧复制策略，即动态的对整个图像序列中需要插值的帧进行调整。规定一个标准的时间间隔作为最小插值时间间隔△t，假设目标帧的时刻为t0，如果存在一个源帧图像，它的时刻为t‘，且满足t‘∈{t0-△t，t0+△t}，则直接复制源帧到目标帧。如果存在多个源帧图像满足要求，则复制同目标帧时间间隔最近的帧。对于那些无法找到满足条件的源帧图像的目标帧，则利用相邻的两个源帧进行插值计算。
在这里△t是可以动态调整的，根据图像的大小，帧频的大小，以及硬件速度的快慢，可以对△t进行调整。最好的情况是对每帧非对齐图像都进行插值，这种情况下△t=0，最坏的情况是对每帧非对齐的图像都进行最近邻复制(或最近邻平均)，这种情况下△t>max(min|t‘-t|)。图3所示为对于60Hz/50Hz的转换，当取阈值△t=5ms时的复制策略，其中的一、二、五、六帧采用帧复制，而三、四采用插值方式。图4所示是对于60Hz/100Hz的转换，当取阈值△t=5ms时的复制策略。
硬件实现
因为该算法对系统实时性要求较高，一般的DSP处理器无法满足需要，因此选用FPGA器件来实现算法。根据已有文献，采用运动补偿的帧频提升的算法可以采用5万门的逻辑电路实现，为保证裕度，选用10万门的逻辑器件。
与CPLD(ComplexProgrammableLogicDevice)相比，FPGA(Field Programmable Gate Array)具有更高的集成度、更强的逻辑功能和更大的灵活性。FPGA属于阵列型PLD，这里以Xilinx公司的FPGA为例来进行相关的介绍。XC9500是Xilinx公司采用Flash工艺的PLD，常见型号有XC9536，XC9572，XC95144；CoolRunner原是PHILIPS的PLD产品，99年被Xilinx收购，特点是功耗很低，可以用于电池供电系统.；CoolRunner-II是最新一代1.8v低功耗PLD产品。Spartan是中等规模SRAM工艺FPGA；Spartan-II是2.5VSRAM工艺FPGA，Spartan的升级产品；Virtex/Virtex-E是大规模SRAM工艺FPGA；Virtext-II是大规模SRAM工艺FPGA，Virtex的下一代产品。其中，Virtex-II系列FPGA由于其容量大、速度快等一系列优点，在科研开发中得到了广泛的应用，图5是FPGA的基本结构框图。
本文采用XILINX公司的XCV100E芯片作为硬件实现。视频格式的转换算法，包括去隔行算法、帧频转换算法、尺度缩放算法都是在一个FPGA中实现。SAA7118解码芯片出来的解码信号输入到FPGA后，通过MCU控制转换参数，根据客户要求，将FPGA的输出变换为需要的形式。在中间转换的过程中，因为需要进行多帧图像的处理，所以需要对每帧输入的信号作暂存处理。采用SDRAM存储图像数据，利用FPGA对图像数据进行计算，然后输出变换后的数据。在数据输出的同时，时钟信号、同步信号以及数据使能信号同时输出，提供给PDP的驱动电路。本文采用10万门的逻辑器件，本算法用了总资源的45%，经过实验，该算法得到了很好的应用效果。
结论
本文讨论了在利用FPGA实现了视频处理中不同制式到标准格式的转换，通过逻辑器件实现了去隔行算法、帧频转换算法和尺度变换算法。利用SDRAM存储动态图像，进行处理后，输出用户所需要的图像，将变换后的数据信号以及控制信号成功地应用到实际系统中。算法快速有效，有实用价值。同时，这种算法进一步完善，对实现FPGA芯片到专用集成电路(ASIC)转化具有重要的工程意义。