时序电路及波形 检测题

时序电路及波形 检测题 (共100分,120分钟)

一、填空题:(每空0.5分,共33分)

1、时序逻辑电路按各位触发器接受步时序逻辑电路和 异 步时序逻辑电路两大类。在 异 步时序逻辑电路中,各位触发器无统一的 时钟脉冲控制 信号,输出状态的变化通常不是 同一时刻 发生的。

2、根据已知的之间的关系,最后总结出电路逻辑 功能 的一系列步骤,称为时序逻辑电路的 分析 。

3、当时序逻辑电路的触发器位数为n ,电路状态按的独立状态为2个,这时,我们称此类电路为 二进制 计数器。 二进制 计数器除了按 同步 、 异步 分类外,按计数的 加减 规律还可分为 加 计数器、 减 计数器和 可逆 计数器。

4、在位触发器才能实现。十进制计数电路中最常采用的是 8421 BCD代码来表示一位十进制数。

5、时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时,构成的电路类型通常称为 莫尔 型时序逻辑电路;如果电路中不但除了有存储记忆电路的输入端子,还有逻辑门电路的输入时,构成的电路类型称为 米莱 型时序逻辑电路。

6、分析时序逻辑电路时,首先要根据已知逻辑的电路图分别写出相应的方程、 输出 方程和 次态 方程,若所分析电路属于 异 步时序逻辑电路,则还要写出各位触发器的 时钟脉冲 方程。

7、时序逻辑电路中某计数器中的干预,计数器能够很快自行进入 有效循环体 ,使 无效 码不再出现的能力称为 自启动 能力。

8、在数器最少要采用 三 位触发器,这时构成的电路有 6 个有效状态, 2 个无效状态。

9、寄存器可分为寄存器,集成74LS194用四位移位寄存器构成环行计数器时,有效状态共有 4 个;若构成扭环计数器时,其有效状态是 8 个。

10、 寄存 器是可用来存放数码、运算结果或指令的电路,通常由具有存储功能的多位 触发 器组合起来构成。一位 触发 器可以存储1个二进制代码,存放n 个二进制代码的 寄存 器,需用n 位 触发 器来构成。

11、74LS194是典型的四位 TTL 型集成双向移位寄存器芯片,具有 左移和右移 、并行输入、 保持数据 和 清除数据 等功能。

12、555定时器可以构成施密特触发器,施密特触发器具有 回差 特性,主要用于脉冲波形的 整形 和 变换 ;555定时器还可以用作多谐振荡器和 单 稳态触发器。 单 稳态触发器只有一个 暂稳 态、一个 稳 态,当外加触发信号作用时, 单稳 态触发器能够从 稳 态翻转到 暂稳 态,经过一段时间又能自动返回到 稳 态,

13、用集成计数器CC40192构成任意进制的计数器时,通常可采用反馈 预置 法和反馈 清零 法。 n

二、判断题(每小题1分,共10分)

1、集成计数器通常都具有自启动能力。 (对)

2、使用3个触发器构成的计数器最多有8个有效状态。 (对)

3、同步时序逻辑电路中各触发器的时钟脉冲CP 不一定相同。 (错)

4、利用一个74LS90可以构成一个十二进制的计数器。 (错)

5、用移位寄存器可以构成8421BCD 码计数器。 (错)

6、555电路的输出只能出现两个状态稳定的逻辑电平之一。 (对)

7、施密特触发器的作用就是利用其回差特性稳定电路。 (错)

8、莫尔型时序逻辑电路,分析时通常不写输出方程。 (对)

9、十进制计数器是用十进制数码“0~9”进行计数的。 (错)

10、利用集成计数器芯片的预置数功能可获得任意进制的计数器。 (对)

三、选择题(每小题2分,共20分)

1、描述时序逻辑电路功能的两个必不可少的重要方程式是( B )。

A 、次态方程和输出方程 B 、次态方程和驱动方程

C 、驱动方程和时钟方程 D 、驱动方程和输出方程

2、用8421BCD 码作为代码的十进制计数器,至少需要的触发器触发器个数是( C )。

A 、2 B 、3 C 、4 D 、5

3、按各触发器的状态转换与时钟输入CP 的关系分类,计数器可分( A )计数器。

A 、同步和异步 B 、加计数和减计数 C 、二进制和十进制

4、能用于脉冲整形的电路是( C )。

A 、双稳态触发器 B 、单稳态触发器 C 、施密特触发器

5、四位移位寄存器构成的扭环形计数器是( B )计数器。

A 、模4 B 、模8 C 、模16

6、下列叙述正确的是( D )

A 、译码器属于时序逻辑电路 B 、寄存器属于组合逻辑电路

C 、555定时器属于时序逻辑电路 D 、计数器属于时序逻辑电路

7、利用中规模集成计数器构成任意进制计数器的方法是( B )

A 、复位法 B 、预置数法 C 、级联复位法

8、不产生多余状态的计数器是( A )。

A 、同步预置数计数器 B 、异步预置数计数器 C 、复位法构成的计数器

9、数码可以并行输入、并行输出的寄存器有( C )

A 、移位寄存器 B 、数码寄存器 C 、二者皆有

10、改变555定时电路的电压控制端CO 的电压值,可改变( C )

A 、555定时电路的高、低输出电平 B 、开关放电管的开关电平

C 、比较器的阈值电压 D 、置“0”端R 的电平值

四、简述题(,每小题3分,共12分)

1、说明同步时序逻辑电路和异步时序逻辑电路有何不同?

答:同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的;异步时序逻辑电路

的各位触发器的时钟脉冲控制端各不相同,状态发生变化的时间通常也不相同。

2、钟控的RS 触发器能用作移位寄存器吗?为什么?

答:移位寄存器除寄存数据外,还能将数据在寄存器内移位,因此钟控的RS 触发器不能用做这类寄存器,因为它具有“空翻”问题,若用于移位寄存器中,很可能造成一个CP 脉冲下多次移位现象。用作移位寄存器的触发器只能是克服了“空翻”现象的边沿触发器。

3、何谓计数器的自启动能力?

答:所谓自启动能力:指时序逻辑电路中某计数器中的无效状态码,若在开机时出现,不用人工或其它设备的干预,计数器能够很快自行进入有效循环体,使无效状态码不再出现的能力。

4、施密特触发器具有什么显著特征?主要应用有哪些?

答:施密特触发器的显著特征有两个:一是输出电压随输入电压变化的曲线不是单值的,具有回差特性;二是电路状态转换时,输出电压具有陡峭的跳变沿。利用施密特触发器的上述两个特点,可对电路中的输入电信号进行波形整形、波形变换、幅度鉴别及脉冲展宽等。

五、分析题(共25分)

1、试用74LS161集成芯片构成十二进制计数器。要求采用反馈预置法实现。(7分)

2、电路及时钟脉冲、输入端D 的波形如图7-313所示,设起始状态为“000”。试画出各触发器的输出时序图,并说明电路的功能。(10分)

图7-31 检测题7.5.2逻辑图 D D Q 3

解:分析:(1)电路为同步的米莱型时序逻辑电路;

(2)各触发器的驱动方程:J 1=D K 1

J 2=Q1 K

1 K 3各触发器的次态方程:Q 1n +1=D n Q 2n +1=Q 1n (3)根据上述方程,写出相应的逻辑功能真值表:

n n

从功能真值表中可看出,该电路属于右移移位寄存器。其时序逻辑图如图中红笔示。

3、已知计数器的输出端Q 2、Q 1、Q 0的输出波形如图7-32所示,试画出对应的状态转换图,并分析该计数器为几进制计数器。(8分)

Q 1Q 0CP Q 2图7-32 检测题7.5.3时序波形图

解:状态转换关系为:101→010→011→000→100→001→110。该计数器为七进制计数器。

时序电路及波形 检测题 (共100分,120分钟)

一、填空题:(每空0.5分,共33分)

1、时序逻辑电路按各位触发器接受步时序逻辑电路和 异 步时序逻辑电路两大类。在 异 步时序逻辑电路中,各位触发器无统一的 时钟脉冲控制 信号,输出状态的变化通常不是 同一时刻 发生的。

2、根据已知的之间的关系,最后总结出电路逻辑 功能 的一系列步骤,称为时序逻辑电路的 分析 。

3、当时序逻辑电路的触发器位数为n ,电路状态按的独立状态为2个,这时,我们称此类电路为 二进制 计数器。 二进制 计数器除了按 同步 、 异步 分类外,按计数的 加减 规律还可分为 加 计数器、 减 计数器和 可逆 计数器。

4、在位触发器才能实现。十进制计数电路中最常采用的是 8421 BCD代码来表示一位十进制数。

5、时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时,构成的电路类型通常称为 莫尔 型时序逻辑电路;如果电路中不但除了有存储记忆电路的输入端子,还有逻辑门电路的输入时,构成的电路类型称为 米莱 型时序逻辑电路。

6、分析时序逻辑电路时,首先要根据已知逻辑的电路图分别写出相应的方程、 输出 方程和 次态 方程,若所分析电路属于 异 步时序逻辑电路,则还要写出各位触发器的 时钟脉冲 方程。

7、时序逻辑电路中某计数器中的干预,计数器能够很快自行进入 有效循环体 ,使 无效 码不再出现的能力称为 自启动 能力。

8、在数器最少要采用 三 位触发器,这时构成的电路有 6 个有效状态, 2 个无效状态。

9、寄存器可分为寄存器,集成74LS194用四位移位寄存器构成环行计数器时,有效状态共有 4 个;若构成扭环计数器时,其有效状态是 8 个。

10、 寄存 器是可用来存放数码、运算结果或指令的电路,通常由具有存储功能的多位 触发 器组合起来构成。一位 触发 器可以存储1个二进制代码,存放n 个二进制代码的 寄存 器,需用n 位 触发 器来构成。

11、74LS194是典型的四位 TTL 型集成双向移位寄存器芯片,具有 左移和右移 、并行输入、 保持数据 和 清除数据 等功能。

12、555定时器可以构成施密特触发器,施密特触发器具有 回差 特性,主要用于脉冲波形的 整形 和 变换 ;555定时器还可以用作多谐振荡器和 单 稳态触发器。 单 稳态触发器只有一个 暂稳 态、一个 稳 态,当外加触发信号作用时, 单稳 态触发器能够从 稳 态翻转到 暂稳 态,经过一段时间又能自动返回到 稳 态,

13、用集成计数器CC40192构成任意进制的计数器时,通常可采用反馈 预置 法和反馈 清零 法。 n

二、判断题(每小题1分,共10分)

1、集成计数器通常都具有自启动能力。 (对)

2、使用3个触发器构成的计数器最多有8个有效状态。 (对)

3、同步时序逻辑电路中各触发器的时钟脉冲CP 不一定相同。 (错)

4、利用一个74LS90可以构成一个十二进制的计数器。 (错)

5、用移位寄存器可以构成8421BCD 码计数器。 (错)

6、555电路的输出只能出现两个状态稳定的逻辑电平之一。 (对)

7、施密特触发器的作用就是利用其回差特性稳定电路。 (错)

8、莫尔型时序逻辑电路,分析时通常不写输出方程。 (对)

9、十进制计数器是用十进制数码“0~9”进行计数的。 (错)

10、利用集成计数器芯片的预置数功能可获得任意进制的计数器。 (对)

三、选择题(每小题2分,共20分)

1、描述时序逻辑电路功能的两个必不可少的重要方程式是( B )。

A 、次态方程和输出方程 B 、次态方程和驱动方程

C 、驱动方程和时钟方程 D 、驱动方程和输出方程

2、用8421BCD 码作为代码的十进制计数器,至少需要的触发器触发器个数是( C )。

A 、2 B 、3 C 、4 D 、5

3、按各触发器的状态转换与时钟输入CP 的关系分类,计数器可分( A )计数器。

A 、同步和异步 B 、加计数和减计数 C 、二进制和十进制

4、能用于脉冲整形的电路是( C )。

A 、双稳态触发器 B 、单稳态触发器 C 、施密特触发器

5、四位移位寄存器构成的扭环形计数器是( B )计数器。

A 、模4 B 、模8 C 、模16

6、下列叙述正确的是( D )

A 、译码器属于时序逻辑电路 B 、寄存器属于组合逻辑电路

C 、555定时器属于时序逻辑电路 D 、计数器属于时序逻辑电路

7、利用中规模集成计数器构成任意进制计数器的方法是( B )

A 、复位法 B 、预置数法 C 、级联复位法

8、不产生多余状态的计数器是( A )。

A 、同步预置数计数器 B 、异步预置数计数器 C 、复位法构成的计数器

9、数码可以并行输入、并行输出的寄存器有( C )

A 、移位寄存器 B 、数码寄存器 C 、二者皆有

10、改变555定时电路的电压控制端CO 的电压值,可改变( C )

A 、555定时电路的高、低输出电平 B 、开关放电管的开关电平

C 、比较器的阈值电压 D 、置“0”端R 的电平值

四、简述题(,每小题3分,共12分)

1、说明同步时序逻辑电路和异步时序逻辑电路有何不同?

答:同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的;异步时序逻辑电路

的各位触发器的时钟脉冲控制端各不相同,状态发生变化的时间通常也不相同。

2、钟控的RS 触发器能用作移位寄存器吗?为什么?

答:移位寄存器除寄存数据外,还能将数据在寄存器内移位,因此钟控的RS 触发器不能用做这类寄存器,因为它具有“空翻”问题,若用于移位寄存器中,很可能造成一个CP 脉冲下多次移位现象。用作移位寄存器的触发器只能是克服了“空翻”现象的边沿触发器。

3、何谓计数器的自启动能力?

答:所谓自启动能力:指时序逻辑电路中某计数器中的无效状态码,若在开机时出现,不用人工或其它设备的干预,计数器能够很快自行进入有效循环体,使无效状态码不再出现的能力。

4、施密特触发器具有什么显著特征?主要应用有哪些?

答:施密特触发器的显著特征有两个:一是输出电压随输入电压变化的曲线不是单值的,具有回差特性;二是电路状态转换时,输出电压具有陡峭的跳变沿。利用施密特触发器的上述两个特点,可对电路中的输入电信号进行波形整形、波形变换、幅度鉴别及脉冲展宽等。

五、分析题(共25分)

1、试用74LS161集成芯片构成十二进制计数器。要求采用反馈预置法实现。(7分)

2、电路及时钟脉冲、输入端D 的波形如图7-313所示,设起始状态为“000”。试画出各触发器的输出时序图,并说明电路的功能。(10分)

图7-31 检测题7.5.2逻辑图 D D Q 3

解:分析:(1)电路为同步的米莱型时序逻辑电路;

(2)各触发器的驱动方程:J 1=D K 1

J 2=Q1 K

1 K 3各触发器的次态方程:Q 1n +1=D n Q 2n +1=Q 1n (3)根据上述方程,写出相应的逻辑功能真值表:

n n

从功能真值表中可看出,该电路属于右移移位寄存器。其时序逻辑图如图中红笔示。

3、已知计数器的输出端Q 2、Q 1、Q 0的输出波形如图7-32所示,试画出对应的状态转换图,并分析该计数器为几进制计数器。(8分)

Q 1Q 0CP Q 2图7-32 检测题7.5.3时序波形图

解:状态转换关系为:101→010→011→000→100→001→110。该计数器为七进制计数器。


相关文章

  • 7人表决控制电路
  • 摘 要 7人表决控制电路是一简单的输入信号检测与处理.产生输出控制信号的逻辑电路.本文详细介绍了依据功能要求进行控制电路方案设计的过程,并在此基础上将整体电路分为输入信号处理模块, 计时模块, 译码模块,比较模块,显示模块等主要功能模块.实 ...查看


  • 数字电子技术A
  • 一.单项选择题(只有一个选项正确,共6道小题) 1. 卡诺图如图1-1所示,电路描述的逻辑表达式F (A) (B) (C) BC+AD+BD (D) 你选择的答案: [前面作业中已经做正确] [正确] 正确答案:D 解答参考: 2. (A) ...查看


  • 数字秒表课程设计
  • 摘 要 当前电子系统的设计正朝着速度快,容量大,体积小,质量轻,用电省的方向发展.推动该潮流迅速发展的决定性因素就是使用了现代化的EDA [1]设计工具.本论文先确定了系统的逻辑功能,建立算法流程,选择电路结构,然后确定并设计电路所需的数据 ...查看


  • 参考 斩波控制交流调压电源
  • (电力电子技术)2001年第1期2001.2 一种用于静电除尘器的斩波控制交流调压电源 AnACVoltageRegulatorwithChop-conts-olUsedforElectrostaticPrecipitators 西安交通大 ...查看


  • 数字电子技术基础课后答案
  • 第一章 逻辑代数基础 1.1 .用布尔代数的基本公式和规则证明下列等式. 1.2 .求下列函数的反函数. 1.3 .写出下列函数的对偶式. 1.4 .证明函数 F 为自对偶函数. 1.5 .用公式将下列函数化简为最简 "与或&qu ...查看


  • 数电第5章习题解答张克农版
  • 5章课后习题解答 5.1 一同步时序电路如图题5.1所示,设各触发器的起始状态均为0态. (1) 作出电路的状态转换表: (2) 画出电路的状态图: (3) 画出CP 作用下各Q 的波形图: (4) 说明电路的逻辑功能. 图题 5.1 [解 ...查看


  • 秀简易数字频率计设计1
  • 课程设计基本要求课程设计是工科学生十分重要的实践教学环节,通过课程设计,培养学生综 合运用先修课程的理论知识和专业技能,解决工程领域某一方面实际问题的能力. 课程设计报告是科学论文写作的基础,不仅可以培养和训练学生的逻辑归纳能力. 综合分析 ...查看


  • 微分和积分电路的异同
  • 电子知识 微分电路(13)积分电路(20) 输出电压与输入电压成微分关系的电路为微分电路,通常由电容和电阻组成:输出电压与输入电压成积分关系的电路为积分电路,通常由电阻和电容组成.微分电路.积分电路可以分别产生尖脉冲和三角波形的响应.积分运 ...查看


  • 五线四相步进电机简介
  • 1.概念 步进电机是将电脉冲信号转变为角位移或线位移的开环控制元步进电机件.在非超载的情况下,电机的转速.停止的位置只取决于脉冲信号的频率和脉冲数,而不受负载变化的影响,当步进驱动器接收到一个脉冲信号,它就驱动步进电机按设定的方向转动一个固 ...查看


热门内容