PCB信号隔离技术

电子工程师必备60网站

资料(PDF芯片)查询类网站:

IC/PDF查询

电子元器件查询 http://www.chinadz.com/

IC/PDF查询

器件手册 http://www.datasheet5.com/

电子技术文章资源下载类

今日电子 http://www.epc.com.cn

中国电子网：http://www.ec66.com

中国电子进修网 http://www.studydz.com

电子设计技术网: http://www.ednchina.com

21IC

电子工程专辑： http://www.eetchina.com

国际电子商情： http://www.esmchina.com

北极星电子技术网http://www.bjx.com.cn

大虾电子网 http://www.daxia.com/

ET电子技术网

老古开发网 http://www.laogu.com

我爱研发网 http://www.52rd.com/

变频技术应用 http://www.chinabianpin.com/

网易电器 http://co.163.com/index_dq.htm

中国IT技术门户 http://develop.csai.cn/

无线电 http://www.radio.com.cn/

电子爱好者 http://www.etuni.com/

PCB信息网

中国PCB技术网 http://www.pcbtech.net/

电子论坛

电子论坛 http://www.ecbbs.com/

21IC社区 http://bbs.21ic.com

综合电子论坛 http://www.avrw.com/bbs/

电子产品世界论坛 http://forum.eepw.com.cn

中电网技术论坛 http://bbs.eccn.com/

中国电子进修论坛:http://bbs.studydz.com

光电论坛 http://www.oecr.com/bbs/

大虾电子论坛 http://www.daxia.com/bibis/

电子工程世界论坛 http://bbs.eeworld.com.cn

国际电子技术论坛 http://bbs.elec.cc/

伟纳单片机论坛 http://www.willar.com/forum.asp

中国PCB论坛 http://www.pcbbbs.com/index.htm

家电论坛 http://www.jd-bbs.com

广播论坛 http://bbs.leowood.net

EDA专业论坛

研发BBS http://www.52rd.com/bbs/

中国电子工程博客 http://www.mcublog.com/blog

21IC博客

工控博客 http://blog.gkong.com/

电源网博客 http://www.dianyuan.com/blog/

EDA博客

中国电子网博客 http://blog.electron.cn

电子人博客 http://www.dianziren.com

中国子设计网博客 http://www.cediy.com

中电网博客 http://blog.eccn.com/

进修博客 http://www.studydz.com/html/blog.html

工控博客 http://blog.gkong.com

电路图

电子电路图网： http://www.cndzz.com

电路图 http://circuit.eeworld.com.cn/

单片机类

单片机平凡网 http://www.mcustudio.com

单片机 http://www.8951.com/

AVR单片机

周立功单片机 http://www.zlgmcu.com/home.asp

晶控电子 http://www.hificat.com/

PIC学习网：

嵌入式技术网 http://www.icembed.com/

DSP专业资讯网

高速PCB设计中的串扰分析与控制

物理分析与验证对于确保复杂、高速PCB板级和系统级设计的成功起到越来越关键的作用。本文将介绍在信号完整性分析中抑制和改善信号串扰的方法，以及电气规则驱动的高速PCB布线技术实现信号串扰控制的设计策略。

当前，日渐精细的半导体工艺使得晶体管尺寸越来越小，因而器件的信号跳变沿也就越来越快，从而导致高速数字电路系统设计领域信号完整性问题以及电磁兼容性方面的问题日趋严重。信号完整性问题主要包括传输线效应，如反射、时延、振铃、信号的过冲与下冲以及信号之间的串扰等，其中信号串扰最为复杂，涉及因素多、计算复杂而难以控制。所以今天的电子产品设计迫切需要区别于传统设计环境、设计流程和设计方法的全新思路、流程、方法和技术。

EDA技术已经研发出一整套高速PCB和电路板级系统的设计分析工具和方法学，这些技术涵盖高速电路设计分析的方方面面：静态时序分析、信号完整性分析、EMI/EMC设计、地弹反射分析、功率分析以及高速布线器。同时还包括信号完整性验证和Sign-Off，设计空间探测、互联规划、电气规则约束的互联综合，以及专家系统等技术方法的提出也为高效率更好地解决信号完整性问题提供了可能。信号完整性分析与设计是最重要的高速PCB板级和系统级分析与设计手段，在硬件电路设计中扮演着越来越重要的作用，这里将讨论信号完整性问题中的信号串扰。

信号之间由于电磁场的相互耦合而产生的不期望的噪声电压信号称为信号串扰。串扰超出一定的值将可能引发电路误动作从而导致系统无法正常工作。解决串扰问题问题可以从以下几个方面考虑：

a. 在可能的情况下降低信号沿的变换速率

通常在器件选型的时候，在满足设计规范的同时尽量选择慢速的器件，并且避免不同种类的信号混合使用，因为快速变换的信号对慢变换的信号有潜在的串扰危险。

图1：信号线之间的串扰值为500mV。

b. 采用屏蔽措施

为高速信号提供包地是解决串扰问题的一个有效途径。然而，包地会导致布线量增加，使原本有限的布线区域更加拥挤。另外，地线屏蔽要达到预期目的，地线上接地点间距很关键，一般小于信号变化沿长度的两倍。同时地线也会增大信号的分布电容，使传输线阻抗增大，信号沿变缓。

c. 合理设置层和布线

合理设置布线层和布线间距，减小并行信号长度，缩短信号层与平面层的间距，增大信号线间距，减小并行信号线长度(在关键长度范围内)，这些措施都可以有效减小串扰。

d. 设置不同的布线层

为不同速率的信号设置不同的布线层，并合理设置平面层，也是解决串扰的好方法。

e. 阻抗匹配

如果传输线近端或远端终端阻抗与传输线阻抗匹配，也可以大大减小串扰的幅度。

串扰分析的目的是为了在PCB实现中迅速地发现、定位和解决串扰问题。一般的仿真工具与环境中仿真分析与PCB布线环境互相独立，布线结束后进行串扰分析，得到串扰分析报告，推导出新的布线规则并且重新布线，再分析修正，这样设计的反复比较多。

以图1到图6的6组串扰仿真案例进行分析，受害网络与侵害网络上的驱动器与负载完全一样，信号线线宽、间距、并行长度也都一样，也就是说它们控制串扰的物理规则完全一样：图1中侵害网络与受害网络两个信号线方向相同，始终并行；图2中两个信号线方向相反，始终并行；图3中两个信号线方向相同，始终并行，信号线实施末端匹配；

通过仿真分析可以看到，实际的串扰结果都不相同，并且差距很大。因此，一个好的工具应该不仅能够分析串扰，并且能够应用串扰规则进行布线。另外，一般的布线工具仅限于物理规则驱动，对控制串扰的布线只能通过设定线宽和线间距，以及最大并行走线长度等物理规则来约束。采用信号完整性分析和设计工具集ICX可以支持真正意义上的电气规则驱动布线，其仿真分析和布线在一个环境下完成，在仿真时可以设定电气规则和物理规则，在布线的同时自动计算过冲、串扰等信号完整性要素，并根据计算的结果自动修正布线。这样的布线速度快，而且真正符合实际的电气性能要求。

串扰控制的信号完整性设计

高速PCB设计规则通常分两种：物理规则和电气规则。所谓物理规则是指设计工程师指定基于物理尺寸的某些设计规则，比如线宽为4Mil，线与线之间的间距为4Mil，平行走线长度为4Mil等。而电气规则是指有关电特性或者电性能方面的设计规则，如布线延时控制在1ns到2ns之间，某一个PCB线上的串扰总量小于70mV等等。

定义清楚了物理规则和电气规则就可以进一步探讨高速布线器。目前市场上基于物理规则(物理规则驱动)的高速布线器有AutoActive RE布线器、CCT布线器、BlazeRouter布线器和Router Editor布线器，实际上这些布线器都是物理规则驱动的自动布线器，也就是说这些布线器只能够自动满足设计工程师指定的物理尺寸方面的要求，而并不能够直接受高速电气规则所驱动。

电气规则直接驱动的高速布线器对于确保高速设计信号完整性来说非常重要，设计工程师总是最先得到电气规则而且设计规范也是电气规则，换句话说我们的设计最终必须满足的是电气规则而不是物理规则，最终的物理设计实现满足设计的电气规则要求才是最本质的。物理规则仅仅是元器件厂商或者是设计工程师

自己对电气规则作的一种转换，我们总是期望这种转换是对等的，是一一对应的。而实际情况并非如此。以采用LVDS芯片来完成高速率(高达777.76Mbps)、长距离(长达100M)的数据传输为例，由于LVDS技术的信号摆幅是350mV，那么通常的设计规范总是要求信号线上总的串扰值应该小于等于信号摆幅的20%，也就是串扰的总量最大为350mV×20%=70mV，这就是电气规则，其中20%的百分比取决于LVDS的噪声容限，可以从参考手册上获得。

对于IS_Synthesizer来说，设计工程师只要指定该LVDS信号线上的串扰值大小，布线时就能够自动调整和细化来确保满足电性能方面的要求，在布线过程中会自动考虑周围所有信号线对该LVDS信号的影响。而对基于物理规则驱动的布线器来说，首先需要进行一些假想的分析和考虑，设计工程师总是认为信号之间的串扰仅仅取决于平行信号之间并行走线的长度，所以可以在高速电路设计的前端环境中做一些假想的分析，比如可以假定并行走线的长度是2.5mil，然后分析它们之间的串扰，这个值可能并不是70mV，但是可以根据得到的结论来进一步调整并行走线的长度，假如恰好当并行走线的长度是某一个确定的值如7mil时信号之间的串扰值基本上就是70mV，那么设计工程师就认为只要保证差分线对并行走线的长度控制在7mil范围以内就能够满足这样的电气特性要求(信号串扰值控制在70mV以内)，于是在实际的物理PCB布局布线时设计工程师就得到了这样一个高速PCB设计的物理规则，常规的高速布线器都可以确保满足这种物理尺寸方面的要求。

这里会存在两个问题：首先，规则的转换并不等同，首先信号之间的串扰并非唯一由并行信号之间走线的长度来决定，还取决于信号的流向、并行线段所处的位置，以及有无匹配等多种因素，而这些因素可能很难预料，甚至不可能在实际的物理实现之前充分地进行考虑。所以经过这样的转换之后，并不能够确保在满足这些物理规则的情况下，同时能够满足原始的电气规则。这也是为什么上述的这些高速布线器在满足规则的情况下，PCB系统仍然不能正常工作的很重要的一个原因。其次，在这些规则转换时几乎不可能同时考虑多方面的影响，如在考虑信号串扰时很难同时考虑到周围所有相关信号线的影响。这两方面的情况就决定了基于物理规则的高速布线器在高速、高复杂度的PCB系统设计中将存在很大的问题，而真正基于电气规则驱动的高速PCB布线器就较好地解决了这方面的问题。

本文小结

高速PCB板级、系统级设计是一个复杂的过程，包括信号串扰在内的信号完整性问题带来设计观念、设计思路、设计流程以及设计手段的变革。确保在高速系统设计中迅速发现问题、解决问题，并且指导在新的设计中预防问题的出现已经成为今天高速系统设计的主流。

作者：肖跃龙李保龙工程师 AcconSys公司，Email: [email protected]

电容作用详解

不要轻视小小电容哦。他的作用很大，你看有没有用过他的电子产品不。。什么地方都有如果用得不好，死得难看的，所以首先介绍电容的作用

作为无源元件之一的电容，其作用不外乎以下几种：

1、应用于电源电路，实现旁路、去藕、滤波和储能方面电容的作用，下面分类详述之：

1）滤波

滤波是电容的作用中很重要的一部分。几乎所有的电源电路中都会用到。从理论上（即假设电容为纯电容）说，电容越大，阻抗越小，通过的频率也越高。但实际上超过1uF的电容大多为电解电容，有很大的电感成份，所以频率高后反而阻抗会增大。有时会看到有一个电容量较大电解电容并联了一个小电容，这时大电容通低频，小电容通高频。电容的作用就是通高阻低，通高频阻低频。电容越大

低频越容易通过，电容越大高频越容易通过。具体用在滤波中,大电容(1000uF)滤低频，小电容(20pF)滤高频。

曾有网友将滤波电容比作“水塘”。由于电容的两端电压不会突变，由此可知，信号频率越高则衰减越大，可很形象的说电容像个水塘，不会因几滴水的加入或蒸发而引起水量的变化。它把电压的变动转化为电流的变化，频率越高，峰值电流就越大，从而缓冲了电压。滤波就是充电，放电的过程。

2）旁路

旁路电容是为本地器件提供能量的储能器件，它能使稳压器的输出均匀化，降低负载需求。就像小型可充电电池一样，旁路电容能够被充电，并向器件进行放电。为尽量减少阻抗，旁路电容要尽量靠近负载器件的供电电源管脚和地管脚。这能够很好地防止输入值过大而导致的地电位抬高和噪声。地弹是地连接处在通过大电流毛刺时的电压降。

3）去藕

去藕，又称解藕。从电路来说，总是可以区分为驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作。这就是耦合。去藕电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。将旁路电容和去藕电容结合起来将更容易理解。旁路电容实际也是去藕合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提高一条低阻抗泄防途径。高频旁路电容一般比较小，根据谐振频率一般是0.1u，0.01u等，而去耦合电容一般比较大，是10uF或者更大，依据电路中分布参数，以及驱动电流的变化大小来确定。旁路是把输入信号中的干扰作为滤除对象，而去耦是把输出信号的干扰作为滤除对象，防止干扰信号返回电源。这应该是他们的本质区别。

4）储能

储能型电容器通过整流器收集电荷，并将存储的能量通过变换器引线传送至电源的输出端。电压额定值为40～450VDC、电容值在220～150 000uF之间的铝电解电容器（如EPCOS公司的 B43504或B43505）是较为常用的。根据不同的电源要求，器件有时会采用串联、并联或其组合的形式，对于功率级超过10KW的电源，通常采用体积较大的罐形螺旋端子电容器。

2、应用于信号电路，主要完成耦合、振荡/同步及时间常数的作用：

1）耦合

举个例子来讲，晶体管放大器发射极有一个自给偏压电阻，它同时又使信号产生压降反馈到输入端形成了输入输出信号耦合，这个电阻就是产生了耦合的元件，

如果在这个电阻两端并联一个电容，由于适当容量的电容器对交流信号较小的阻抗,这样就减小了电阻产生的耦合效应，故称此电容为去耦电容。

2）振荡/同步

包括RC、LC振荡器及晶体的负载电容都属于这一范畴。

3）时间常数

这就是常见的 R、C 串联构成的积分电路。当输入信号电压加在输入端时，电容（C）上的电压逐渐上升。而其充电电流则随着电压的上升而减小。电流通过电阻（R）、电容（C）的特性通过下面的公式描述：

i = (V/R)e-(t/CR)

------------------------------

我们知道了电容的作用以后下面来谈谈电容在使用中的注意事项

A. 什么是好电容。

1.电容容量越大越好。

很多人在电容的替换中往往爱用大容量的电容。我们知道虽然电容越大，为IC提供的电流补偿的能力越强。且不说电容容量的增大带来的体积变大，增加成本的同时还影响空气流动和散热。关键在于电容上存在寄生电感，电容放电回路会在某个频点上发生谐振。在谐振点，电容的阻抗小。因此放电回路的阻抗最小，补充能量的效果也最好。但当频率超过谐振点时，放电回路的阻抗开始增加，电容提供电流能力便开始下降。电容的容值越大，谐振频率越低，电容能有效补偿电流的频率范围也越小。从保证电容提供高频电流的能力的角度来说，电容越大越好的观点是错误的，一般的电路设计中都有一个参考值的。

2.同样容量的电容，并联越多的小电容越好

耐压值、耐温值、容值、ESR(等效电阻)等是电容的几个重要参数，对于ESR自然是越低越好。ESR与电容的容量、频率、电压、温度等都有关系。当电压固定时候，容量越大，ESR越低。在板卡设计中采用多个小电容并连多是出与PCB空间的限制，这样有的人就认为，越多的并联小电阻，ESR越低，效果越好。理论上是如此，但是要考虑到电容接脚焊点的阻抗，采用多个小电容并联，效果并不一定突出。

3.ESR越低，效果越好。

结合我们上面的提高的供电电路来说，对于输入电容来说，输入电容的容量要大一点。相对容量的要求，对ESR的要求可以适当的降低。因为输入电容主要是耐压，其次是吸收MOSFET的开关脉冲。对于输出电容来说，耐压的要求和容量可以适当的降低一点。ESR的要求则高一点，因为这里要保证的是足够的电流通过量。但这里要注意的是ESR并不是越低越好，低ESR电容会引起开关电路振荡。而消振电路复杂同时会导致成本的增加。板卡设计中，这里一般有一个参考值，此作为元件选用参数，避免消振电路而导致成本的增加。

4.好电容代表着高品质。

“唯电容论”曾经盛极一时，一些厂商和媒体也刻意的把这个事情做成一个卖点。在板卡设计中，电路设计水平是关键。和有的厂商可以用两相供电做出比一些厂商采用四相供电更稳定的产品一样，一味的采用高价电容，不一定能做出好产品。衡量一个产品，一定要全方位多角度的去考虑，切不可把电容的作用有意无意的夸大。

B. 电容爆浆之面面谈

爆浆的种类：

分两类，输入电容爆浆和输出电容爆浆。

对于输入电容来说，就是我是说的C1，C1对由电源接收到的电流进行过滤。输入电容爆浆和电源输入电流的品质有关。过多的毛刺电压，峰值电压过高，电流不稳定等都使电容过于充放电过于频繁，长时间处于这类工作环境下的电容，内部温度升高很快。超过泄爆口的承受极限就会发生爆浆。

对于输出电容来说，就我说的C2，对经电源模块调整后的电流进行滤波。此处电流经过一次过滤，比较平稳，发生爆浆的可能性相对来说小了不少。但如果环境温度过高，电容同样容易发生爆浆。爆，报也。采用垃圾东西自然要爆，报应啊。欲知过去因者，见其现在果；欲知未来果者，见其现在因。

电解电容爆浆的原因：

电容爆浆的原因有很多，比如电流大于允许的稳波电流、使用电压超出工作电压、逆向电压、频繁的充放电等。但是最直接的原因就是高温。我们知道电容有一个重要的参数就是耐温值，指的就是电容内部电解液的沸点。当电容的内部温度达到电解液的沸点时，电解液开始沸腾，电容内部的压力升高，当压力超过泄爆口的承受极限就发生了爆浆。所以说温度是导致电容爆浆的直接原因。电容设计使用寿命大约为2万小时，受环境温度的影响也很大。电容的使用寿命随温度的增加而减小，实验证明环境温度每升高10℃，电容的寿命就会减半。主要原因就是温度加速化学反应而使介质随时间退化失效，这样电容寿命终结。为了保证电容的稳定性，电容在插板前要经过长时间的高温环境的测试。即使是在100℃，高品质的电容也可以工作几千个小时。同时，我们提到的电容的寿命是指电容在使用过程中，电容容量不会超过标准范围变化的10%。电容寿命指的是电容容量的问题，而不是设计寿命到达之后就发生爆浆。只是无法保证电容的设计的容量标准。

所以，短时期内，正常使用的板卡电容就发生爆浆的情况，这就是电容品质问题。另外，不正常的使用情况也有可能发生电容爆浆的情况。比如热插拔电脑配件也会导致板卡局部电路电流、电压的剧烈变化，从而引发电容使用故障。

PCB信号隔离技术

PCB信号隔离技术是使数字或模拟信号在发送时不存在穿越发送和接收端之间屏障的电流连接。这允许发送和接收端外的地或基准电平之差值可以高达几千伏，并且防止可能损害信号的不同地电位之间的环路电流，主要应用在：

（1）系统地的噪声比较大，容易使信号受损，隔离可将信号分离到一个干净的信号子系统地、电源中，保证隔离部分信号的可靠性，达到系统设计要求。

（2）系统电压差非常大。比如在强电电路中，我们通常是通过隔离，将工作电压转化到IC允许的工作范围之内。

（3）基准电平之间的电连接可产生一个对于操作人员不安全的电流通路。通过隔离将电流控制在安全范围之内。

在隔离技术中，设计者根据被隔离信号种类的不同和隔离要求，来选择不同隔离器件是关键：

（1）第一类隔离器件依赖于光发送器和接收器来跨越隔离屏障。主要有光耦合器（图4-18）和隔离收发器IC。通过光来隔断系统的电流，电容也避免电气上的干扰。这类器件用于数字信号。

（2）模拟变压器，通过变压器的电磁感来耦合发送信号和接收信号（图4-19）。变压器比较难制作，参数也很难精确控制，而且通常不可能制成IC，所以使用不是很方便。但线性化问题迫使模拟信号隔离采用变压器。

（3）为了克服变压器使用的不方便，工程师采用调制载波使模拟信号跨越这个屏障。所以想出了用电容器电路来耦合调制信号以跨越屏障。作用在隔离屏障上的高转换率瞬态电压可作为单电容屏障器件的信号，开发出双电容差分电路以使误差最小。现在电容屏障技术已应用在数字和模拟隔离器件中。

一、PCB信号隔离技术

1 隔离串行数据流

隔离数字信号有很大选择范围。假若数据流是位串行的，则选择方案范围从简单光耦合器到隔离收发器IC。主要设计考虑包括：

（1）所需的数据速率；

（2）系统隔离端的电源要求；

（3）数据通道是否必须为双向。

基于LED的光耦合器是用于隔离设计问题的第一种技术。现在有基于LED IC可用，其数据速率为10Mb/s及以上。一个重要的设计考虑是LEC光输出随时间减小。所以在早期必须为LED提供过量电流，以使随时间推移仍能提供足够的输出光强。因为在隔离端可能提供电很有限，所以需要提供过量电流是一个严重的问题。因为LED需要的驱动电流可以大于从简单逻辑输出级可获得的电流，所以往往需要特殊的驱动电路。

2 隔离并行数据总线系统

并行数字数据总线的隔离主要有六个设计参数，在串行的隔离的基础上，将增加三个更主要的设计参量：

（1）总线的位宽度；

（2）容许的偏移度；

（3）时钟速度要求。

用一排光耦合器可完成这种任务，但支持电路可能很庞杂。光耦合器之间的传播时间失配将导致数据偏移，从而引起在接收端的数据误差。为使这种问题减至最小，采用隔离数字耦合器，支持在输入和输出端的双缓冲数据缓存。

3 模拟信号隔离

在很多系统中，模拟信号必须隔离。模拟信号所考虑的电路参量完全不同于数字信号。模拟信号通常先要考虑：

（1）隔离精度；

（2）线性度；

（3）频率响应；

（4）噪声考虑；

（5）隔离电源。

对电源、地要求高，特别是对输入级，要求输入级的电源、地不受到电路其他部分的干扰，即采用隔离电源。也应该关注隔离放大器的基本精度或线性度不能依靠相应的应用电路来改善，但这些电路可降低噪声和降低输入级电源要求。

4 隔离用的多功能IC

带有隔离功能的多功能数据采集IC，使设计人员有机会在跨越隔离屏时完成多个任务。一个完整的数据采集器件可包含多路模拟开关、采样保持电路、可编程增益仪表放大器、A/D转换器和一个或多个数字I/O通道。所有这些功能都是过一个串行数据口进行控制的。

有很多器件可供设计人员选用，并使用在系统中地电位有很大差别的设计中。每一种器件都是针对独特系统要求而设计的。新器件性能集成的高水平，使得跨越隔离屏障能实现从前做不到的更复杂的操作。

二、PCB隔离信号布局布线

信号隔离不仅在电气上作隔离，同时在PCB板布局布线上也作尽量隔离，主要注意以下几点：

（1）注意隔离部分电路的布局，尽量布局在电路板的某一个部分，与其他电路有一定的分离。尽量保证该部分电路少受其他信号的干扰。

（2）注意隔离部分电源、地的隔离，一定要做好电源和地线的隔离，特别是模拟信号，对电源、地的干净度要求高，需要通过变压器来隔离该部分电路的电源、地。布线时也要布局分配独立的电源、地走线或者网络。

（3）隔离器件布局要合理放置，保证隔离部分的独立性。

（4）部分隔离电路需要进行静电保护、高压保护、电磁辐射保护等，注意流出保护设备的安装位置。

MYPCBA.COM电路板中文网- 提供PCB设计服务，联系电话：020-89811835 QQ:12718842

本文地址：PCB资源网 - PCB信号隔离技术

电路保护电子元件的发展与应用

1引言

随着科学技术的发展,电力/电子产品日益多样化、复杂化,所应用的电路保护元件己非昔日的简单的玻璃管保险丝,而是己经发展成为一个门类繁多的新兴电子元件领域。 2000年全球销售额达到44亿美元。例如,Littelfuse公司有15大类产品,2000年销售额达3.71亿美元;美国AEM公司的宇航级高可靠熔断器己广泛用于欧、美、日的各种航天器和新一代电子产品的重要部位的电路保护中。Cooper/Buss?mann、GCL、 Wickmann?Werke、Schurter、Raychem、上海维安、上无十五厂、功得利、好利来、精科、兴勤、雅宝等厂家研发生产各种特性的电路保护元件,供客户选择。随着电子产品的更新换代,对可靠性和安全性的要求日益提高,尤其是我国加入WTO之后,世界电子产品组装业向中国转移,人们对各种电路保护元件的发展和应用将更加关注。本文对此作简要介绍。

2电路保护元件的重要性日益增加

在各类电子产品中,设置过电流保护和过电压保护元件的趋势日益增强,之所以如此,归纳起来主要有以下几个方面的因素：

（1）随着电子产品发展的需求,IC的功能(集成度)也越来越强,其“身价”自然越来越高贵,因而需要加强保护。

（2）为了降低功耗、减少发热、延长使用寿命,半导体元件和IC的工作电压越来越低,据SIA(美国半导体行业协会)统计,目前工作电压在1.5V左右,到2004年将降到1.2V以下,因而其抗过电流/过电压的能力需要适应新的保护要求。

（3）移动式电子产品越来越多,如手持机、PDA、笔记本电脑、摄录机、数码相机、光盘机等,这些电子产品都需要电池组件作为电源,在电池组件和电池充电器中都必须配备保护元件。

（4）在现代豪华型汽车中,装备的电子设备越来越多,而且工作条件比一般的电子产品更恶劣,如汽车行驶状况和环境瞬息万变、汽车起动时会产生很大的瞬间峰值电压等。因此,在为这些电子设备配套的电源适配器中,一般都需要同时安装过电流和过电压保护元件。

（5）众多电力/电子产品都需要防止雷击以及电源线与电话线的交扰,以保证正常通信和用户人身安全。所以,随着电力/电子产品的发展,过电流/过电压保护元件的需求呈上升趋势。

（6）据统计,在电子产品出现的故障中，有75％是由于过电流/过电压造成的。IBM曾分析过计算机电源的故障原因,其中88.5％是由于过电流/过电压造成的。随着人们对电子产品质量的苛求,制造厂家为了提高市场竞争力,就必须大量采用电路保护元件。

3过电流保护元件

图1金属薄膜表面贴装型熔断器的结构和尺寸（Littelfuse公司）

图2金属薄膜表面贴装型熔断器的特性曲线（Littelfuse公司）

图3高可靠厚膜固态熔断器的结构（美国AEM公司）

图4高可靠固态熔断器（FM12型）特性曲线（美国AEM公司）

图5叠层型陶瓷压敏电阻器特性曲线（深圳顺络公司）

3.1通用金属丝型熔断器

这类熔断器主要是在玻璃或陶瓷管内置放金属保险丝而成,其特点是一次性使用,出现故障后需要更换。使用方便,价格低廉，仍是目前熔断器中数量最多的产品，品种规格齐全，广泛应用于各类电力/电子产品中。有些厂家的这类熔断器通过了UL认证,能够满足UL248和IEC127规范的要求。因此,安装这类熔断器的产品可以在世界各地销售。

3.2表面贴装型SMD熔断器

为了适应SMT的需求,近年来一些熔断器厂家开发了多种表面贴装型SMD熔断器。美国 AEM公司最近在网上发表了叠层多元独石SMD熔断器（USPatent6,034,589:

MultilayerandMulti?elementMonolithicSurfaceFuse）,它是用该公司的UV专利工艺制造的陶瓷叠层元件，相当于将几个熔断丝并联，因而它具有体积小、能量密度大、独石结构可靠性高、精度高、响应速度快、易与其它元件集成等诸多优点，是目前世界上单位体积承受功率最大的SMD熔断器，其封装系列有0402/0603/0805/1206等。又如Littelfuse公司最近推出一种0402封装的快速响应 SMD熔断器,其外形结构与尺寸如图1所示,性能曲线如图2所示，它是在环氧树脂基体上制作金属薄膜熔断丝,聚合物包封。当负荷电流为额定电流的200％时,断开时间为5s,当为300％时,断开时间不超过0.2s。断开后的隔离电阻大于10kΩ。工作温度范围为－55℃～90℃。其特点是瞬间电流响应速度快、额定电流精确。该公司的0603封装系列的性能为0.25A/32V～5A/32V;1206系列为0.5A/63V～3A/32V。AVX

公司在氧化铝陶瓷基体上制作金属簿膜熔断丝的Accu?Guard系列SMD熔断器，封装尺寸为0402/0603/0805/1206,从0.25A/32V 至3A/63V。BUSS?MANN、WICKMANN、Schurter等公司也有同类产品供用户选择,这类熔断器可用于高档电脑、电信、数据传送系统,为关键的IC和重要的电路部位提供过流保护。

2M采样速率ADC和双路DAC实现高精度信号处理经验分享--滤波算法、精度补偿技术(仅适合

/**********************************************************************************

作者: Leo chen

时间: May. 2009

文件: prg.c

硬件: ADuC7021，ADS1675、DAC9881、RS485

开发环境：Keil C for ARM

描述: 软件部分设计重点而且难点有以下几点：

1、采用软件Σ-Δ技术提高现有DAC的分辨率；

2、双通道DAC实现高精度直流电压源与电流源；

3、实现复杂的数字信号处理算法（如二阶吧特沃斯滤波等）；

4、输出信号精度补偿（如温度补偿和常规误差补偿）算法；

5、仅适合特定电路。

*********************************************************************************/

#include

#define k1 0.99 // 调节启动信号的幅频

#define k2 0.01

/*====================================================================================================

变量定义

=====================================================================================================*/

unsigned char txDat2=0x00; // The Tx high byte

unsigned char txDat1=0x00; // The Tx mid byte

unsigned char txDat0=0x00; // The Tx low byte

unsigned char rxDat2=0x00; // The Rx high byte

unsigned char rxDat1=0x00; // The Rx mid byte

unsigned char rxDat0=0x00; // The Rx low byte

long rxDat=0x00; // The Rx full byte

unsigned int txDat=0x00; // The Tx full byte

long sum1=0x00;

long val=0x00,sum3=0x00;

double val1=0.0;sum2=0.0;

long value_buf1[2]={0x00};

unsigned char value_buf2[3]={0x00};

int i=0,j=0,num=1,empty=1,count;

/*====================================================================================================

Main Program

=====================================================================================================*/

int main (void) {

SysClkInit(); // CPU时钟初始化

REFCON=0x01; // 内部参考电源2.5V连接到VREF引脚输出

GP1CON=0x02220011; // 定义P1.6 ,P1.5and P1.4 工作在 SPI 模式,设置P1.0 和 P1.1分别为 tx & rx,P1.2为RS-485切换控制信号

GP1DAT=0x84840000; // 定义P1.7(DACS)和P1.2为输出

GP2DAT=0x01010000; // 定义P2.0(DACS)为输出，控制ADCNV

GP0DAT=0xA0A00000; // 定义P0.5和P0.7(ADCS)为输出，分别控制DAC复位和ADC的/CS

// GP0SET=0x00200000; // P0.5置高，上电复位DAC9881

// Delay(20);

// GP0CLR=0x00200000;

// Delay(20);

// GP0SET=0x00200000;

// Delay(20);

GP1SET=0x00040000; // P1.2置高,使能RS-485 通讯，切换为发送状态 // SPICON=0x1047; // 定义SPI为主机模式

SPIDIV=0x01; // 设置 SPI 时钟，分频公式：40960000/(2x(1+SPIDIV)) // Setting up UART at 115200bps (CD=0,DL=1)

COMCON0=0x80; // 设置分频系数寄存器访问设置位（DLAB），使能访问COMDIV0和COMDIV1

COMDIV0=0x0B; // 设置DIV0和DIV1，计算分频数DL值=1

COMDIV1=0x00;

COMCON0=0x07; // 使能访问COMRX和COMTX,数据长度为8位，使用2位停止位 COMDIV2=0x883E; // 41.78MHz/(16*2*2^CD*DL*(M+N/2048))

// CD=0 DL=0B=11

// 115.2Kbps M+N/2048 =1.0303 M=1, N=62=0x3EH=000 0011 1110 // comdiv2=0x883E

// DAC configuration

DAC1CON=0x13; // 配置DAC

// 范围在0~AVdd/AGND

// 时钟下降沿时更新DAC1

DAC1DAT=0x08000000; // start from midscale

SysInit(); // 系统初始化

while(1)

{

SPICON=0x00;

SPICON=0x47; // 使能 SPI

GP2SET=0x00010000; // P2.0置高（ADCNV）

// Delay(0); // 延时时间必须大于62.5ns

GP2CLR=0x00010000; // ADCNV 置低，开始转换数据

delay(21); // 延时时间必须大于5.55us

/* __asm

{

nop;

}

GP0CLR=0x00800000; // 将/CS（P0.7）置低，开始发送数据

SPITX=0x00; // 写入SPI寄存器以启动一次数据发送

while(!(SPISTA & 0x08)) ;

// while((SPISTA & 0x10) != 0x10); // wait for data in the RX MMR // Delay(1);

rxDat2=SPIRX;

SPITX=0x00; // 写入SPI寄存器以启动一次数据发送

while(!(SPISTA & 0x08)) ;

// while((SPISTA & 0x10) != 0x10); // wait for data in the RX MMR // Delay(1);

rxDat1=SPIRX;

SPITX=0x00; // 写入SPI寄存器以启动一次数据发送

while(!(SPISTA & 0x08)) ;

// while((SPISTA & 0x10) != 0x10); // wait for data in the RX MMR // Delay(1);

rxDat0=SPIRX;

GP0SET=0x00800000;

rxDat=(((rxDat2 & 0xFF)

// rxDat = 0x7FFFFF;

if(rxDat>0x7FFFFF) // 计算公式为：txDat = rxDat/2+2.5

{

rxDat=-(0xFFFFFF-rxDat+1);

// txDat=0x20000-val*0.015625;

// txDat=0x20000-val*0.009375;

// txDat=0x20000-val*0.013375;

}

value_buf1[i] = rxDat; // 控制系统稳定时间和超调量,延时1.2us

if (i == 1)

{sum1 = (k1*value_buf1[1]+k2*sum1);i = 0;}

else

{sum1 = (k1*value_buf1[0]+k2*sum1);i = 1;}

val=sum1>>6;

txDat=0x20000+val; // 发送数据给18位DA

// val1=sum1*0.015625-val;

// txDat12=0x800+val1*1638.4; // 发送数据给12位DA,延迟9.8us

/* val1=rxDat*0.015625;

val1=modf(val1,&val);

txDat=0x20000+val; // 发送数据给18位DA

txDat12=0x800+val1*1638.4; // 发送数据给12位DA,延迟9.8us

SPICON=0x00;

SPICON=0x1043; // Configure SPI as Master, clock idles high //configure the high byte to be sent

txDat2=(txDat>>16); // Copy the first 4 bits of data into the last 4 bits of txDat2

txDat-=(txDat2

//configure the mid byte to be sent

txDat1=(txDat>>8); // Copy the first 4 bits of data into the last 4 bits of txDat1

txDat-=(txDat1

//configure the low byte to be sent

txDat0=(txDat); // Copy the last 4 bits of data into the first 4 bits of txDat0

// txDat0&=0xf0; // Insure the first 4 bits of data in txDat0 are empty //send the data // Delay 50ns，one clock is 0.28us

GP1CLR=0x00800000; // Pull DACS Low

SPITX=txDat2;

// while((SPISTA & 0x02)!=0x02);

// while(SPISTA & 0x01);

__asm

{

nop;

}

SPITX=txDat1;

// while((SPISTA & 0x02)!=0x02);

// while(SPISTA & 0x01);

__asm

{

nop;

}

SPITX=txDat0;

// while((SPISTA & 0x02)!=0x02);

// while(SPISTA & 0x01);

delay(1);

GP1SET=0x00800000; // Pull DACS High

// DAC1DAT=(txDat12

if(empty==1)

{

if(j==0)

{

value_buf2[0]=rxDat2;

value_buf2[1]=rxDat1;

value_buf2[2]=rxDat0;

}

else

{

sum3=sum2/(j-1);

value_buf2[0]=(sum3>>16);sum3-=(value_buf2[0]

value_buf2[1]=(sum3>>8 );sum3-=(value_buf2[1]

value_buf2[2]=(sum3);

j=0;

sum2=0.0;

}

empty=0;

}

switch(num) // 二阶博特沃斯滤波，延时24us,输出频率为80Hz {

case 75:COMTX=0x0D;break;

case 150:COMTX=value_buf2[0];break;

case 225:COMTX=value_buf2[1];break;

case 300:COMTX=value_buf2[2];empty=1;num=0;break;

default :sum2+=sum1;j++;

}

num++;

}

return 0;

}

/*====================================================================================================

ADCpoweron

=====================================================================================================*/

void ADCpoweron(int time)

{

ADCCON=0x20; // 启动ADC

while(time>=0) // 等待ADC完全启动

time--;

}

void SysClkInit(void)

{

PLLKEY1=0xAA;

PLLCON=0x01; //PLL配置

PLLKEY2=0x55;

POWKEY1=0x01;

POWCON=0x00; //CPU时钟配置为41.78MHz

POWKEY2=0xF4;

}

void SysInit(void)

{

SPICON=0x1043; // Configure SPI as Master, clock idles high //send the data // Delay 50ns，one clock is 0.28us

GP1CLR=0x00800000; // Pull DACS Low

}

void delay (int length)

{

while(length>=0)

length--;

}

/*====================================================================================================

End Of File

=====================================================================================================*/

摘要主要讨论了高速电路板的典型结构和设计的布线要点，为设计者提供了一套实用的参考资料，使设计满足实际生产工艺要求。

1 引言

无线网络、卫星通讯的日益发展，信息产品走向高速与高频化，电子设备的设计趋势也向高频化发展，卫星系统、移动电话接收基站等通信产品都必须用到高频PCB来支撑整个设备系统。怎样利用PCB的布线来保证整个高频系统实施是设计关键。目前约50％的设计的时钟频率超过50MHz，将近20％的设计主频超过120MHz。当系统工作在50MHz时，将产生传输线效应和信号完整性问题，当系统工作时钟达到120MHz时，除非使用高速电路设计技术，否则基于传统方法设计的PCB将无法满足系统稳定工作的要求，达不到系统的可靠性。

1.1 印制电路板的高频基板材料

1.1.1 高频基板材料的基本特性

高频基板材料的介电常数(Dk)，必须小而且很稳定，通常是越小越好，信号的传送速率与材料介电常数的平方根成反比，高介电常数容易造成信号传输延迟；介质损耗(Df)必须小，这主要影响到信号传送的品质，介质损耗越小使信号损耗也越小；基板与铜箔的热膨胀系数尽量一致，因为不一致会在冷热变化中造成铜箔分离；基板的吸水性要低、吸水性高就会在受潮时影响介电常数与介质损耗；其它耐热性、抗化学性、冲击强度、剥离强度等也必须良好。

1.1.2 三种高频基板物性

现阶段所使用的环氧树脂、PPO树脂和氟系树脂这三大类高频基板材料，以环氧树脂成本最便宜，而氟系树脂最昂贵：而以介电常数、介质损耗、吸水率和频率特性考虑，氟系树脂最佳，环氧树脂较差。当产品应用的频率高过10GHz时，只有氟系树脂印制板才能适用。

表1 三种高频基板物性比较表

表1表示三种高频基板物性比较表，氟系树脂高频基板性能远高于其它基板，但其不足之处除成本高外是刚性差及热膨胀系数较大。对于聚四氟乙烯(PTFE)而言，为改善性能用大量无机物(如二氧化硅SiO2)或玻纤布作增强填充材料，来提高基材刚性及降低其热膨胀性。另外因聚四氟乙烯树脂本身的分子惰性，造成不容易与铜箔结合性差，因此更需与铜箔结合面的特殊表面处理。处理方法上有聚四氟乙烯表面进行化学蚀刻或等离子体蚀刻，增加表面粗糙度和活性或者在铜箔与聚四氟乙烯树脂之间增加一层粘合膜层提高结合力，但可能对介质性能有影响。

2 高速印制电路板的设计要点

2.1 避免高速电路的传输效应

2.1.1 高速电路的传输效应

通常认为如果数字逻辑电路的频率达到或者超过45MHz-50MHz，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3),就称为高速电路。实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿(或称信号的跳变)引发了信号传输的非预期结果。因此，通常规定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。因此必须避免传输线效应，防止原逻辑电路信号被叠加或相抵消而改变。

2.1.2 严格控制关键网线的走线长度

如果设计中有高速跳变的前后沿时间,就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz.布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。

2.1.3 合理规划走线的拓扑结构

解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短.否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(daisychain)布线和星形(star)分布。对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好但这种走线方式布通率最低，不容易100％布通。在实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay

对于星形拓扑结构，布线从驱动端开始.平行到达各接受端，可以有效的避免时钟信号的不同步问题。2.1.4 抑止电磁干扰解决信号完整性问题将改善PCB板的电磁兼容性(EMC) ，其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路扳的最外层信号的密度最小也是减少电碰辐射的好方法，这种方法可采用“表面积层”技术“Build-up”设计制作PCB来实现。表面积层通过在普通工艺PCB上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低PCB的体积。另外还可以利用严格的阻抗和叠层设计来控制线宽、线间距。减少信号传输线带来的效应。

2.2 高速印制电路板的布线设计要点

2.2.1 多层布线

一个好的叠层结构是对大多数信号整体性问题和EMC问题的最好防范措施，而高速电路往往集成度较高，布线密度大，采用多层板既是布线的必需，也是降低干扰的有效手段。有资料显示同种材料时四层板要比双面板的噪声低20dB。高速信号的布线麻应安排在同一对信号层内；除非遇到因SMT器件的连接而不得不违反这一原则。一种信号的所有走线都应有共同的返回路径(即地线层)。

相邻布线的两个信号层看成一对，元件驱动和接收信号的接地连接最好能够直接连接到与信号布线层相邻的层面。表层布线宽度按英寸计，应小于按纳秒计的驱动器上升时间的三分之一(例如：高速TTL的布线宽度为1英寸)。如果是多电源供电，在各个电源金属线之间必须铺设地线层使它们隔开。不能形成电容，以免导致电源之问的AC耦合。

高速模拟器件对数字噪音比较敏感，因此在兼具模拟和数字功能的印制电路板上，电源层通常是分离的，使用分离的电源层时，务必注意不要将数字电路的电源层和模拟电路的电源层重叠在一起。模拟和数字电源层的分离用于隔离彼此之间的电流，一旦出现电源层的重叠，就将造成电容的耦合，从而失去隔离的作用。

2.2.2 引线

高速印制电路板上的引线尽量用直线，需要转折可采用45°折线或圆弧转折，可减少高频信号对外的发射和相互之间的耦合。

高频电路器件的管脚间引线越短越好，引线越长，带来的分布电感和电容值越大，会影响系统的高频信号的传输，同时也会改变电路的特性阻抗，导致系统发生反射、震荡等。

注意避免高速电路信号线的平行走线，而造成的“交叉干扰”，若无法避免，可在平行信号线的反面布置大面积“地”来大幅度减少干扰在相邻的两个层，走线方向一定取为互相垂直。

各类信号线不能形成环路，如果产生环路电路，将在系统中产生很大的干扰。高速信号布线应尽量避免分枝或形成树桩，而导致的信号反射和过冲。采用菊花链布线可有效避免环路的形成，降低对信号的影响。对双面板而言，电源线靠近信号线。

2.2.3 布置旁路电容

所有的系统都会遇到噪音问题. 电源层单独无法消除线路噪音，每个集成电路块的附近应设置一个或几个高频去耦电容。通常情况下1uF-10uF 电容放置在印制电路板的电源输入，而0.01-0.1uF电容则放置在印制电路板的每个有源器件的电源引脚和接地引脚上。这里旁路电容充当的是滤波器的角色.大电容(≈ 1OuF)放置在印制电路板的电源输入上,用以滤波通常由电路板外产生的较低频信号(比如60Hz线路频率)。印制电路板上有源器件产生的噪音谐波范围在

100MHz以上。每个芯片上放置的旁路电容(0.1uF)通常比印制电路板间的电容小得多。

2.2.4 过孔设计

高速印制电路板上元件连接过程中所用到的镀通孔越少越好，据测，一个镀通孔可带来约0.5pF的分布电容，导致电路的延时明显增加。

镀通孔的设计应注意以下几点：选择合理尺寸的镀通孔.如从4层到10层的电路板常选择10mil/20mii(钻孔/焊盘)或16mil/30mil的镀通孔较好，对于高密度的小尺寸的电路板可使用8mil/18mil的镀通孔。对于电源或地线的镀通孔则可以考虑使用较大尺寸，以减少阻抗。

根据上图公式可得，印制电路板的厚度越小可减少镀通孔的寄生电容，减少对信号的不利影响信号线尽量走同一层，减少镀通孔。

电源和地的管脚要就近放置镀通孔，而镀通孔与管脚间的引线越短越好，以减少电感的产生在信号换层的镀通孔附近放置一些接地的镀通孔，为信号提供最近的回路。

表2 旁路电容类型

3 总结

随着科技的发展，高频电路在电子产品中使用也越趋频繁，根据不同的需要，利用各种软件对高速印制电路板进行设计及布线，这里针对其中的主要注意事项，作了分析说明，为实现高速系统提供了理论与实施的可能性。根据实际情况与相关标准规范，结合使用工艺要求.另外还要考虑成本耗材，从整体上考虑，才可设计出经济实用的高速印制电路板。

高频PCB设计中出现的干扰分析及对策

时间:2007-03-30 来源: 作者:李勇明曾孝平点击：1499 字体大小:【大中小】摘要:随着频率的提高,将出现与低频PCB设计所不同的诸多干扰,归纳起来,主要有电源噪声、传输线干扰、耦合、电磁干扰（EMI）四个方面。通过分析高频PCB的各种干扰问题，结合工作中实践，提出了有效的解决方案。

1、电源噪声

高频电路中，电源所带有的噪声对高频信号影响尤为明显。因此，首先要求电源是低噪声的。在这里，干净的地和干净的电源同样重要，为什么呢？电源特性如图1所示。很明显，电源是具有一定阻抗的，并且阻抗是分布在整个电源上的，因此，噪声也会叠加在电源上。那么我们就应该尽可能地减小电源的阻抗，所以最好要有专有的电源层和接地层。在高频电路设计中，电源以层的形式设计，在大多数情况下都比以总线的形式设计要好得多，这样回路总可以沿着阻抗最小的路径走。此外电源板还得为PCB上所有产生和接受的信号提供一个信号回路，这样可以最小化信号回路，从而减小噪声，这点常常为低频电路设计人员所忽视。

图1 电源特性

PCB设计中消除电源噪声的方法有如下几种。

(1)注意板上通孔:通孔使得电源层上需要刻蚀开口以留出空间给通孔通过。而如果电源层开口过大，势必影响信号回路，信号被迫绕开，回路面积增大，噪声加大。同时如果一些信号线都集中在开口附近，共用这一段回路，公共阻抗将引发串扰。如图2所示。

图2 旁路信号回路的公共路径

(2)连接线需要足够多的地线:每一信号需要有自己的专有的信号回路,而且信号和回路的环路面积尽可能小,也就是说信号与回路要并行。

(3)模拟与数字电源的电源要分开:高频器件一般对数字噪音非常敏感，所以两者要分开，在电源的入口处接在一起，若信号要跨越模拟和数字两部分的话，可以在信号跨越处放置一条回路以减小环路面积。用于信号回路的数模间的跨越如图3 所示。

图3 用于信号回路的数模间的跨越

(4)避免分开的电源在不同层间重叠:否则电路噪声很容易通过寄生电容耦合过去。

(5)隔离敏感元件:如PLL。

(6)放置电源线:为减小信号回路,通过放置电源线在信号线边上来实现减小噪声,如图4所示。

图4 信号线边上放置电源线

2、传输线

在PCB中只可能出现两种传输线：带状线和微波线，传输线最大的问题就是反射，反射会引发出很多问题，例如负载信号将是原信号与回波信号的叠加，增加信号分析的难度；反射会引起回波损耗（回损），其对信号产生的影响与加性噪声干扰产生的影响同样严重：

(1)信号反射回信号源会增加系统噪声,使接收机更加难以将噪声和信号区分开来；

(2)任何反射信号基本上都会使信号质量降低,都会使输入信号形状上发生变化。大原则上来说，解决的办法主要是阻抗匹配(例如互连阻抗应与系统的阻抗非常匹配)但有时候阻抗的计算比较麻烦，可以参考一些传输线阻抗的计算软件。

PCB设计中消除传输线干扰的方法如下：

(a)避免传输线的阻抗不连续性。阻抗不连续的点就是传输线突变的点，如直拐角、过孔等，应尽量避免。方法有：避免走线的直拐角，尽可能走45°角或者弧线，大弯角也可以；尽可能少用过孔，因为每个过孔都是阻抗不连续点，如图5所示；外层信号避免通过内层，反之亦然。

图5 消除传输线干扰的方法

(b)不要用桩线。因为任何桩线都是噪声源。如果桩线短，可在传输线的末端端接就可以了；如果桩线长，会以主传输线为源，产生很大的反射，使问题复杂化，建议不要使用。

3、耦合

(1)公共阻抗耦合:是一种常见的耦合通道即干扰源和被干扰设备往往共用某些导体(例如回路电源、总线、公共接地等)，如图6所示。

图6 公共阻抗耦合

在该通道上,Ic的下降回在串联的电流回路中引起共模电压,影响接收机。

(2)场共模耦合将引起辐射源在由被干扰电路形成的环路和公共参考面上引起共模电压。如果磁场占主要地位，在串联地回路中产生的共模电压的值是Vcm=-(△B/△t)*面积(式中的△B=磁感应强度的变化量)如果是电磁场，已知它的电场值时，其感应电压：Vcm=(L*h*F*E)/48,公式适用于L(m)=150MHz以下,超过这个限制，最大感应电压的计算可简化为：Vcm=2*h*E。

(3)差模场耦合:指直接的辐射被导线对或电路板上的引线及其回路所感应接收.如果尽量靠近两根导线。这种耦合会大大减小，所以可以将两根导线绞在一起来减小干扰。

(4)线间耦合(串扰)可以使任何线等于并联电路间发生不希望有的耦合，严重的将大大损害系统的性能。其种类可分为容性串扰和感性串扰。前者是因为线间的寄生电容使得噪声源上的噪声通过电流的注入耦合到噪声接收线上；后者可以被想象成信号在一个不希望有的寄生变压器初次级间的耦合。感性串扰的大小取决于两个环路的靠近程度和环路面积的大小，及所影响的负载的阻抗。

(5)电源线耦合:是指交流或直流电源线受到电磁干扰后，电源线又将这些干扰传输到其他设备上。

PCB设计中消除串扰的方法有如下几种：

1. 两种串扰的大小均随负载阻抗的增大而增大，所以应对由串扰引起的干扰敏感的信

号线进行适当的端接。

2. 尽可能地增大信号线间的距离,可以有效地减少容性串扰。进行接地层管理，在布线

之间进行间隔（例如对有源信号线和地线进行隔离，尤其在状态发生跳变的信号线和地之间更要进行间隔）和降低引线电感。

3. 在相邻的信号线间插入一根地线也可以有效减小容性串扰，这根地线需要每1/4波

长就接入地层。

4. 对于感性串扰，应尽量减小环路面积，如果允许的话，消除这个环路。

5. 避免信号共用环路。

6. 关注信号完整性：设计者要在焊接过程中实现端接来解决信号完整性。采用这种办

法的设计者可专注屏蔽用铜箔的微带长度，以便获得信号完整性的良好性能。对于在通信结构中采用密集连接器的系统，设计者可用一块PCB作端接。

4、电磁干扰

随着速度的提升，EMI将变得越来越严重，并表现在很多方面上（例如互连处的电磁干扰），高速器件对此尤为敏感，它会因此接收到高速的假信号，而低速器件则会忽视这样的假信号。

PCB设计中消除电磁干扰的方法有如下几种： 1. 减小环路：每个环路都相当于一个天线，因此我们需要尽量减小环路的数量，环路

的面积以及环路的天线效应。确保信号在任意的两点上只有唯一的一条回路路径，避免人为环路，尽量使用电源层。

2. 滤波：在电源线上和在信号线上都可以采取滤波来减小EMI，方法有三种：去耦电

容、EMI滤波器、磁性元件。EMI滤波器如图7所示。

图7 滤波器的类型

3. 屏蔽。由于篇幅问题再加上讨论屏蔽的文章很多，不再具体介绍

4. 尽量降低高频器件的速度。

5. 增加PCB板的介电常数，可防止靠近板的传输线等高频部分向外辐射；增加PCB板

的厚度，尽量减小微带线的厚度，可以防止电磁线的外溢，同样可以防止辐射。

讨论到此我们可以总结一下在高频PCB设计中，我们应该遵循下面的原则： 1. 电源与地的统一，稳定。

2. 仔细考虑的布线和合适的端接可以消除反射。

3. 仔细考虑的布线和合适的端接可以减小容性和感性串扰。

4. 需要抑制噪声来满足EMC要求。

电子工程师必备60网站

资料(PDF芯片)查询类网站:

IC/PDF查询

电子元器件查询 http://www.chinadz.com/

IC/PDF查询

器件手册 http://www.datasheet5.com/

电子技术文章资源下载类

今日电子 http://www.epc.com.cn

中国电子网：http://www.ec66.com

中国电子进修网 http://www.studydz.com

电子设计技术网: http://www.ednchina.com

21IC

电子工程专辑： http://www.eetchina.com

国际电子商情： http://www.esmchina.com

北极星电子技术网http://www.bjx.com.cn

大虾电子网 http://www.daxia.com/

ET电子技术网

老古开发网 http://www.laogu.com

我爱研发网 http://www.52rd.com/

变频技术应用 http://www.chinabianpin.com/

网易电器 http://co.163.com/index_dq.htm

中国IT技术门户 http://develop.csai.cn/

无线电 http://www.radio.com.cn/

电子爱好者 http://www.etuni.com/

PCB信息网

中国PCB技术网 http://www.pcbtech.net/

电子论坛

电子论坛 http://www.ecbbs.com/

21IC社区 http://bbs.21ic.com

综合电子论坛 http://www.avrw.com/bbs/

电子产品世界论坛 http://forum.eepw.com.cn

中电网技术论坛 http://bbs.eccn.com/

中国电子进修论坛:http://bbs.studydz.com

光电论坛 http://www.oecr.com/bbs/

大虾电子论坛 http://www.daxia.com/bibis/

电子工程世界论坛 http://bbs.eeworld.com.cn

国际电子技术论坛 http://bbs.elec.cc/

伟纳单片机论坛 http://www.willar.com/forum.asp

中国PCB论坛 http://www.pcbbbs.com/index.htm

家电论坛 http://www.jd-bbs.com

广播论坛 http://bbs.leowood.net

EDA专业论坛

研发BBS http://www.52rd.com/bbs/

中国电子工程博客 http://www.mcublog.com/blog

21IC博客

工控博客 http://blog.gkong.com/

电源网博客 http://www.dianyuan.com/blog/

EDA博客

中国电子网博客 http://blog.electron.cn

电子人博客 http://www.dianziren.com

中国子设计网博客 http://www.cediy.com

中电网博客 http://blog.eccn.com/

进修博客 http://www.studydz.com/html/blog.html

工控博客 http://blog.gkong.com

电路图

电子电路图网： http://www.cndzz.com

电路图 http://circuit.eeworld.com.cn/

单片机类

单片机平凡网 http://www.mcustudio.com

单片机 http://www.8951.com/

AVR单片机

周立功单片机 http://www.zlgmcu.com/home.asp

晶控电子 http://www.hificat.com/

PIC学习网：

嵌入式技术网 http://www.icembed.com/

DSP专业资讯网

高速PCB设计中的串扰分析与控制

a. 在可能的情况下降低信号沿的变换速率

图1：信号线之间的串扰值为500mV。

b. 采用屏蔽措施

c. 合理设置层和布线

d. 设置不同的布线层

为不同速率的信号设置不同的布线层，并合理设置平面层，也是解决串扰的好方法。

e. 阻抗匹配

如果传输线近端或远端终端阻抗与传输线阻抗匹配，也可以大大减小串扰的幅度。

串扰控制的信号完整性设计

本文小结

作者：肖跃龙李保龙工程师 AcconSys公司，Email: [email protected]

电容作用详解

不要轻视小小电容哦。他的作用很大，你看有没有用过他的电子产品不。。什么地方都有如果用得不好，死得难看的，所以首先介绍电容的作用

作为无源元件之一的电容，其作用不外乎以下几种：

1、应用于电源电路，实现旁路、去藕、滤波和储能方面电容的作用，下面分类详述之：

1）滤波

低频越容易通过，电容越大高频越容易通过。具体用在滤波中,大电容(1000uF)滤低频，小电容(20pF)滤高频。

2）旁路

3）去藕

4）储能

2、应用于信号电路，主要完成耦合、振荡/同步及时间常数的作用：

1）耦合

如果在这个电阻两端并联一个电容，由于适当容量的电容器对交流信号较小的阻抗,这样就减小了电阻产生的耦合效应，故称此电容为去耦电容。

2）振荡/同步

包括RC、LC振荡器及晶体的负载电容都属于这一范畴。

3）时间常数

i = (V/R)e-(t/CR)

------------------------------

我们知道了电容的作用以后下面来谈谈电容在使用中的注意事项

A. 什么是好电容。

1.电容容量越大越好。

2.同样容量的电容，并联越多的小电容越好

3.ESR越低，效果越好。

4.好电容代表着高品质。

B. 电容爆浆之面面谈

爆浆的种类：

分两类，输入电容爆浆和输出电容爆浆。

电解电容爆浆的原因：

PCB信号隔离技术

（2）系统电压差非常大。比如在强电电路中，我们通常是通过隔离，将工作电压转化到IC允许的工作范围之内。

（3）基准电平之间的电连接可产生一个对于操作人员不安全的电流通路。通过隔离将电流控制在安全范围之内。

在隔离技术中，设计者根据被隔离信号种类的不同和隔离要求，来选择不同隔离器件是关键：

一、PCB信号隔离技术

1 隔离串行数据流

隔离数字信号有很大选择范围。假若数据流是位串行的，则选择方案范围从简单光耦合器到隔离收发器IC。主要设计考虑包括：

（1）所需的数据速率；

（2）系统隔离端的电源要求；

（3）数据通道是否必须为双向。

2 隔离并行数据总线系统

并行数字数据总线的隔离主要有六个设计参数，在串行的隔离的基础上，将增加三个更主要的设计参量：

（1）总线的位宽度；

（2）容许的偏移度；

（3）时钟速度要求。

3 模拟信号隔离

在很多系统中，模拟信号必须隔离。模拟信号所考虑的电路参量完全不同于数字信号。模拟信号通常先要考虑：

（1）隔离精度；

（2）线性度；

（3）频率响应；

（4）噪声考虑；

（5）隔离电源。

4 隔离用的多功能IC

二、PCB隔离信号布局布线

信号隔离不仅在电气上作隔离，同时在PCB板布局布线上也作尽量隔离，主要注意以下几点：

（1）注意隔离部分电路的布局，尽量布局在电路板的某一个部分，与其他电路有一定的分离。尽量保证该部分电路少受其他信号的干扰。

（3）隔离器件布局要合理放置，保证隔离部分的独立性。

（4）部分隔离电路需要进行静电保护、高压保护、电磁辐射保护等，注意流出保护设备的安装位置。

MYPCBA.COM电路板中文网- 提供PCB设计服务，联系电话：020-89811835 QQ:12718842

本文地址：PCB资源网 - PCB信号隔离技术

电路保护电子元件的发展与应用

1引言

2电路保护元件的重要性日益增加

在各类电子产品中,设置过电流保护和过电压保护元件的趋势日益增强,之所以如此,归纳起来主要有以下几个方面的因素：

（1）随着电子产品发展的需求,IC的功能(集成度)也越来越强,其“身价”自然越来越高贵,因而需要加强保护。

3过电流保护元件

图1金属薄膜表面贴装型熔断器的结构和尺寸（Littelfuse公司）

图2金属薄膜表面贴装型熔断器的特性曲线（Littelfuse公司）

图3高可靠厚膜固态熔断器的结构（美国AEM公司）

图4高可靠固态熔断器（FM12型）特性曲线（美国AEM公司）

图5叠层型陶瓷压敏电阻器特性曲线（深圳顺络公司）

3.1通用金属丝型熔断器

3.2表面贴装型SMD熔断器

为了适应SMT的需求,近年来一些熔断器厂家开发了多种表面贴装型SMD熔断器。美国 AEM公司最近在网上发表了叠层多元独石SMD熔断器（USPatent6,034,589:

2M采样速率ADC和双路DAC实现高精度信号处理经验分享--滤波算法、精度补偿技术(仅适合

/**********************************************************************************

作者: Leo chen

时间: May. 2009

文件: prg.c

硬件: ADuC7021，ADS1675、DAC9881、RS485

开发环境：Keil C for ARM

描述: 软件部分设计重点而且难点有以下几点：

1、采用软件Σ-Δ技术提高现有DAC的分辨率；

2、双通道DAC实现高精度直流电压源与电流源；

3、实现复杂的数字信号处理算法（如二阶吧特沃斯滤波等）；

4、输出信号精度补偿（如温度补偿和常规误差补偿）算法；

5、仅适合特定电路。

*********************************************************************************/

#include

#define k1 0.99 // 调节启动信号的幅频

#define k2 0.01

/*====================================================================================================

变量定义

=====================================================================================================*/

unsigned char txDat2=0x00; // The Tx high byte

unsigned char txDat1=0x00; // The Tx mid byte

unsigned char txDat0=0x00; // The Tx low byte

unsigned char rxDat2=0x00; // The Rx high byte

unsigned char rxDat1=0x00; // The Rx mid byte

unsigned char rxDat0=0x00; // The Rx low byte

long rxDat=0x00; // The Rx full byte

unsigned int txDat=0x00; // The Tx full byte

long sum1=0x00;

long val=0x00,sum3=0x00;

double val1=0.0;sum2=0.0;

long value_buf1[2]={0x00};

unsigned char value_buf2[3]={0x00};

int i=0,j=0,num=1,empty=1,count;

/*====================================================================================================

Main Program

=====================================================================================================*/

int main (void) {

SysClkInit(); // CPU时钟初始化

REFCON=0x01; // 内部参考电源2.5V连接到VREF引脚输出

GP1CON=0x02220011; // 定义P1.6 ,P1.5and P1.4 工作在 SPI 模式,设置P1.0 和 P1.1分别为 tx & rx,P1.2为RS-485切换控制信号

GP1DAT=0x84840000; // 定义P1.7(DACS)和P1.2为输出

GP2DAT=0x01010000; // 定义P2.0(DACS)为输出，控制ADCNV

GP0DAT=0xA0A00000; // 定义P0.5和P0.7(ADCS)为输出，分别控制DAC复位和ADC的/CS

// GP0SET=0x00200000; // P0.5置高，上电复位DAC9881

// Delay(20);

// GP0CLR=0x00200000;

// Delay(20);

// GP0SET=0x00200000;

// Delay(20);

GP1SET=0x00040000; // P1.2置高,使能RS-485 通讯，切换为发送状态 // SPICON=0x1047; // 定义SPI为主机模式

SPIDIV=0x01; // 设置 SPI 时钟，分频公式：40960000/(2x(1+SPIDIV)) // Setting up UART at 115200bps (CD=0,DL=1)

COMCON0=0x80; // 设置分频系数寄存器访问设置位（DLAB），使能访问COMDIV0和COMDIV1

COMDIV0=0x0B; // 设置DIV0和DIV1，计算分频数DL值=1

COMDIV1=0x00;

COMCON0=0x07; // 使能访问COMRX和COMTX,数据长度为8位，使用2位停止位 COMDIV2=0x883E; // 41.78MHz/(16*2*2^CD*DL*(M+N/2048))

// CD=0 DL=0B=11

// 115.2Kbps M+N/2048 =1.0303 M=1, N=62=0x3EH=000 0011 1110 // comdiv2=0x883E

// DAC configuration

DAC1CON=0x13; // 配置DAC

// 范围在0~AVdd/AGND

// 时钟下降沿时更新DAC1

DAC1DAT=0x08000000; // start from midscale

SysInit(); // 系统初始化

while(1)

{

SPICON=0x00;

SPICON=0x47; // 使能 SPI

GP2SET=0x00010000; // P2.0置高（ADCNV）

// Delay(0); // 延时时间必须大于62.5ns

GP2CLR=0x00010000; // ADCNV 置低，开始转换数据

delay(21); // 延时时间必须大于5.55us

/* __asm

{

nop;

}

GP0CLR=0x00800000; // 将/CS（P0.7）置低，开始发送数据

SPITX=0x00; // 写入SPI寄存器以启动一次数据发送

while(!(SPISTA & 0x08)) ;

// while((SPISTA & 0x10) != 0x10); // wait for data in the RX MMR // Delay(1);

rxDat2=SPIRX;

SPITX=0x00; // 写入SPI寄存器以启动一次数据发送

while(!(SPISTA & 0x08)) ;

// while((SPISTA & 0x10) != 0x10); // wait for data in the RX MMR // Delay(1);

rxDat1=SPIRX;

SPITX=0x00; // 写入SPI寄存器以启动一次数据发送

while(!(SPISTA & 0x08)) ;

// while((SPISTA & 0x10) != 0x10); // wait for data in the RX MMR // Delay(1);

rxDat0=SPIRX;

GP0SET=0x00800000;

rxDat=(((rxDat2 & 0xFF)

// rxDat = 0x7FFFFF;

if(rxDat>0x7FFFFF) // 计算公式为：txDat = rxDat/2+2.5

{

rxDat=-(0xFFFFFF-rxDat+1);

// txDat=0x20000-val*0.015625;

// txDat=0x20000-val*0.009375;

// txDat=0x20000-val*0.013375;

}

value_buf1[i] = rxDat; // 控制系统稳定时间和超调量,延时1.2us

if (i == 1)

{sum1 = (k1*value_buf1[1]+k2*sum1);i = 0;}

else

{sum1 = (k1*value_buf1[0]+k2*sum1);i = 1;}

val=sum1>>6;

txDat=0x20000+val; // 发送数据给18位DA

// val1=sum1*0.015625-val;

// txDat12=0x800+val1*1638.4; // 发送数据给12位DA,延迟9.8us

/* val1=rxDat*0.015625;

val1=modf(val1,&val);

txDat=0x20000+val; // 发送数据给18位DA

txDat12=0x800+val1*1638.4; // 发送数据给12位DA,延迟9.8us

SPICON=0x00;

SPICON=0x1043; // Configure SPI as Master, clock idles high //configure the high byte to be sent

txDat2=(txDat>>16); // Copy the first 4 bits of data into the last 4 bits of txDat2

txDat-=(txDat2

//configure the mid byte to be sent

txDat1=(txDat>>8); // Copy the first 4 bits of data into the last 4 bits of txDat1

txDat-=(txDat1

//configure the low byte to be sent

txDat0=(txDat); // Copy the last 4 bits of data into the first 4 bits of txDat0

// txDat0&=0xf0; // Insure the first 4 bits of data in txDat0 are empty //send the data // Delay 50ns，one clock is 0.28us

GP1CLR=0x00800000; // Pull DACS Low

SPITX=txDat2;

// while((SPISTA & 0x02)!=0x02);

// while(SPISTA & 0x01);

__asm

{

nop;

}

SPITX=txDat1;

// while((SPISTA & 0x02)!=0x02);

// while(SPISTA & 0x01);

__asm

{

nop;

}

SPITX=txDat0;

// while((SPISTA & 0x02)!=0x02);

// while(SPISTA & 0x01);

delay(1);

GP1SET=0x00800000; // Pull DACS High

// DAC1DAT=(txDat12

if(empty==1)

{

if(j==0)

{

value_buf2[0]=rxDat2;

value_buf2[1]=rxDat1;

value_buf2[2]=rxDat0;

}

else

{

sum3=sum2/(j-1);

value_buf2[0]=(sum3>>16);sum3-=(value_buf2[0]

value_buf2[1]=(sum3>>8 );sum3-=(value_buf2[1]

value_buf2[2]=(sum3);

j=0;

sum2=0.0;

}

empty=0;

}

switch(num) // 二阶博特沃斯滤波，延时24us,输出频率为80Hz {

case 75:COMTX=0x0D;break;

case 150:COMTX=value_buf2[0];break;

case 225:COMTX=value_buf2[1];break;

case 300:COMTX=value_buf2[2];empty=1;num=0;break;

default :sum2+=sum1;j++;

}

num++;

}

return 0;

}

/*====================================================================================================

ADCpoweron

=====================================================================================================*/

void ADCpoweron(int time)

{

ADCCON=0x20; // 启动ADC

while(time>=0) // 等待ADC完全启动

time--;

}

void SysClkInit(void)

{

PLLKEY1=0xAA;

PLLCON=0x01; //PLL配置

PLLKEY2=0x55;

POWKEY1=0x01;

POWCON=0x00; //CPU时钟配置为41.78MHz

POWKEY2=0xF4;

}

void SysInit(void)

{

SPICON=0x1043; // Configure SPI as Master, clock idles high //send the data // Delay 50ns，one clock is 0.28us

GP1CLR=0x00800000; // Pull DACS Low

}

void delay (int length)

{

while(length>=0)

length--;

}

/*====================================================================================================

End Of File

=====================================================================================================*/

摘要主要讨论了高速电路板的典型结构和设计的布线要点，为设计者提供了一套实用的参考资料，使设计满足实际生产工艺要求。

1 引言

1.1 印制电路板的高频基板材料

1.1.1 高频基板材料的基本特性

1.1.2 三种高频基板物性

表1 三种高频基板物性比较表

2 高速印制电路板的设计要点

2.1 避免高速电路的传输效应

2.1.1 高速电路的传输效应

2.1.2 严格控制关键网线的走线长度

2.1.3 合理规划走线的拓扑结构

2.2 高速印制电路板的布线设计要点

2.2.1 多层布线

2.2.2 引线

高速印制电路板上的引线尽量用直线，需要转折可采用45°折线或圆弧转折，可减少高频信号对外的发射和相互之间的耦合。

2.2.3 布置旁路电容

100MHz以上。每个芯片上放置的旁路电容(0.1uF)通常比印制电路板间的电容小得多。

2.2.4 过孔设计

高速印制电路板上元件连接过程中所用到的镀通孔越少越好，据测，一个镀通孔可带来约0.5pF的分布电容，导致电路的延时明显增加。

根据上图公式可得，印制电路板的厚度越小可减少镀通孔的寄生电容，减少对信号的不利影响信号线尽量走同一层，减少镀通孔。

表2 旁路电容类型

3 总结

高频PCB设计中出现的干扰分析及对策

1、电源噪声

图1 电源特性

PCB设计中消除电源噪声的方法有如下几种。

图2 旁路信号回路的公共路径

(2)连接线需要足够多的地线:每一信号需要有自己的专有的信号回路,而且信号和回路的环路面积尽可能小,也就是说信号与回路要并行。

图3 用于信号回路的数模间的跨越

(4)避免分开的电源在不同层间重叠:否则电路噪声很容易通过寄生电容耦合过去。

(5)隔离敏感元件:如PLL。

(6)放置电源线:为减小信号回路,通过放置电源线在信号线边上来实现减小噪声,如图4所示。

图4 信号线边上放置电源线

2、传输线

(1)信号反射回信号源会增加系统噪声,使接收机更加难以将噪声和信号区分开来；

PCB设计中消除传输线干扰的方法如下：

图5 消除传输线干扰的方法

3、耦合

(1)公共阻抗耦合:是一种常见的耦合通道即干扰源和被干扰设备往往共用某些导体(例如回路电源、总线、公共接地等)，如图6所示。

图6 公共阻抗耦合

在该通道上,Ic的下降回在串联的电流回路中引起共模电压,影响接收机。

(5)电源线耦合:是指交流或直流电源线受到电磁干扰后，电源线又将这些干扰传输到其他设备上。

PCB设计中消除串扰的方法有如下几种：

1. 两种串扰的大小均随负载阻抗的增大而增大，所以应对由串扰引起的干扰敏感的信

号线进行适当的端接。

2. 尽可能地增大信号线间的距离,可以有效地减少容性串扰。进行接地层管理，在布线

之间进行间隔（例如对有源信号线和地线进行隔离，尤其在状态发生跳变的信号线和地之间更要进行间隔）和降低引线电感。

3. 在相邻的信号线间插入一根地线也可以有效减小容性串扰，这根地线需要每1/4波

长就接入地层。

4. 对于感性串扰，应尽量减小环路面积，如果允许的话，消除这个环路。

5. 避免信号共用环路。

6. 关注信号完整性：设计者要在焊接过程中实现端接来解决信号完整性。采用这种办

法的设计者可专注屏蔽用铜箔的微带长度，以便获得信号完整性的良好性能。对于在通信结构中采用密集连接器的系统，设计者可用一块PCB作端接。

4、电磁干扰

PCB设计中消除电磁干扰的方法有如下几种： 1. 减小环路：每个环路都相当于一个天线，因此我们需要尽量减小环路的数量，环路

的面积以及环路的天线效应。确保信号在任意的两点上只有唯一的一条回路路径，避免人为环路，尽量使用电源层。

2. 滤波：在电源线上和在信号线上都可以采取滤波来减小EMI，方法有三种：去耦电

容、EMI滤波器、磁性元件。EMI滤波器如图7所示。

图7 滤波器的类型

3. 屏蔽。由于篇幅问题再加上讨论屏蔽的文章很多，不再具体介绍

4. 尽量降低高频器件的速度。

5. 增加PCB板的介电常数，可防止靠近板的传输线等高频部分向外辐射；增加PCB板

的厚度，尽量减小微带线的厚度，可以防止电磁线的外溢，同样可以防止辐射。

讨论到此我们可以总结一下在高频PCB设计中，我们应该遵循下面的原则： 1. 电源与地的统一，稳定。

2. 仔细考虑的布线和合适的端接可以消除反射。

3. 仔细考虑的布线和合适的端接可以减小容性和感性串扰。

4. 需要抑制噪声来满足EMC要求。

相关文章