本课程设计的目的
以本学期对单片机的学习和认识，并通过本次课程设计加以应用，从而达到一个对所学知识的巩固、更深一步的理解，面对一个电子设计，应对出系统的方案，分析出各个板块来，再对各个板块进一步的具体的设计，先进行硬件电路设计，此时一定要考虑好要用什么元件、各个元件的具体参数、是否能实现应有功能，从而得到一个完整的硬件电路。在根据该电路设计出软件的功能模块、从而完成程序流程图，在根据流程图完成程序的设计，并通过反复的调试、运行、更正，直至完成既定功能为止，最后将软件、硬件结合进行调试、运行，对其功能进行最终测试，并反复思考其测试中遇到相应问题的原因，并将其一一处理，从而完成本次设计的实验要求，以及本次课程设计的最终目的。
单片机课程设计是一门实践课程，要求学生具有制作调试单片机最小系统及外设的能力，能够掌握单片机内部资源的使用。
单片机课程设计内容包括硬件设计、制作及软件编写、调试，学生在熟练掌握焊接技术的基础上，能熟练使用单片机软件开发环境Keil C51编程调试和PROTUS软件仿真，并使用STC ISP调试工具采用串口下载方式联调制作的单片机最小系统。
单片机课程设计题目包含基本部分及扩展部分，基本部分即单片机最小系统部分，扩展部分是对单片机内部资源及外部IO口的功能扩展，使制作的单片机系统具有一定的功能。
单片机课程设计计分分为4个部分：焊接制作占30%，软件编写调试占30%，扩展功能占20%，课程设计报告占20%。
芯片简介
1 MSC-51芯片简介
MCS-51单片机内部结构
8051是MCS-51系列单片机的典型产品，我们以这一代表性的机型进行系统的讲解。
8051单片机包含中央处理器、程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线，现在我们分别加以说明：
•中央处理器：
中央处理器(CPU)是整个单片机的核心部件，是8位数据宽度的处理器，能处理8位二进制数据或代码，CPU负责控制、指挥和调度整个单元系统协调的工作，完成运算和控制输入输出功能等操作。
•数据存储器(RAM)
8051内部有128个8位用户数据存储单元和128个专用寄存器单元，它们是统一编址的，专用寄存器只能用于存放控制指令数据，用户只能访问，而不能用于存放用户数据，所以，用户能使用的RAM只有128个，可存放读写的数据，运算的中间结果或用户定义的字型表。
图1
•程序存储器(ROM)：
8051共有4096个8位掩膜ROM，用于存放用户程序，原始数据或表格。
•定时/计数器(ROM)：
8051有两个16位的可编程定时/计数器，以实现定时或计数产生中断用于控制程序转向。
•并行输入输出(I/O)口：
8051共有4组8位I/O口(P0、 P1、P2或P3)，用于对外部数据的传输。 •全双工串行口：
8051内置一个全双工串行通信口，用于与其它设备间的串行数据传送，该串行口既可以用作异步通信收发器，也可以当同步移位器使用。
•中断系统：
8051具备较完善的中断功能，有两个外中断、两个定时/计数器中断和一个串行中断，可满足不同的控制要求，并具有2级的优先级别选择。
•时钟电路：
8051内置最高频率达12MHz的时钟电路，用于产生整个单片机运行的脉冲时序，但8051单片机需外置振荡电容。
单片机的结构有两种类型，一种是程序存储器和数据存储器分开的形式，即哈佛(Harvard)结构，另一种是采用通用计算机广泛使用的程序存储器与数据存储器合二为一的结构，即普林斯顿(Princeton)结构。INTEL的MCS-51系列单片机采用的是哈佛结构的形式，而后续产品16位的MCS-96系列单片机则采用普林斯顿结构。
下图是MCS-51系列单片机的内部结构示意图2。
MCS-51的引脚说明：
MCS-51系列单片机中的8031、8051及8751均采用40Pin封装的双列直接DIP结构，右图是它们的引脚配置，40个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根，4组8位共32个I/O口，中断口线与P3口线复用。现在我们对这些引脚的功能加以说明：
MCS-51的引脚说明：
MCS-51系列单片机中的8031、8051及8751均采用40Pin封装的双列直接DIP结构，右图是它们的引脚配置，40个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根，4组8位共32个I/O口，中断口线与P3口线复用。现在我们对这些引脚的功能加以说明：如图3
Pin9:RESET/Vpd复位信号复用脚，当8051通电，时钟电路开始工作，在RESET引脚上出现24个时钟周期以上的高电平，系统即初始复位。初始化后，程序计数器PC指向0000H，P0-P3输出口全部为高电平，堆栈指针写入07H，其它专用寄存器被清“0”。RESET由高电平下降为低电平后，系统即从0000H地址开始执行程序。然而，初始复位不改变RAM（包括工作寄存器R0-R7）的状态，8051的初始态。
8051的复位方式可以是自动复位，也可以是手动复位，见下图4。此外，
RESET/Vpd还是一复用脚，Vcc掉电其间，此脚可接上备用电源，以保证单片机内部RAM的数据不丢失。
•Pin30:ALE/ 当访问外部程序器时，ALE(地址锁存)的输出用于锁存地址的低位字节。而访问内部程序存储器时，ALE端将有一个1/6时钟频率的正脉冲信号，这个信号可以用于识别单片机是否工作，也可以当作一个时钟向外输出。更有一个特点，当访问外部程序存储器，ALE会跳过一个脉冲。
如果单片机是EPROM，在编程其间， 将用于输入编程脉冲。
•Pin29: 当访问外部程序存储器时，此脚输出负脉冲选通信号，PC的16位地址数据将出现在P0和P2口上，外部程序存储器则把指令数据放到P0口上，由CPU读入并执行。
•Pin31:EA/Vpp程序存储器的内外部选通线，8051和8751单片机，内置有4kB的程序存储器，当EA为高电平并且程序地址小于4kB时，读取内部程序存储器指令数据，而超过4kB地址则读取外部指令数据。如EA为低电平，则不管地址大小，一律读取外部程序存储器指令。显然，对内部无程序存储器的8031,EA端必须接地。
在编程时，EA/Vpp脚还需加上21V的编程电压。3.2 8255芯片简介 8255可编程并行接口芯片简介:
8255可编程并行接口芯片有三个输入输出端口，即A口、B口和C口，对应于引脚PA7～PA0、PB7～PB0和PC7～PC0。其内部还有一个控制寄存器，即控制口。通常A口、B口作为输入输出的数据端口。C口作为控制或状态信息的端口，它在方式字的控制下，可以分成4位的端口，每个端口包含一个4位锁
存器。它们分别与端口A／B配合使用，可以用作控制信号输出或作为状态信号输入。
8255可编程并行接口芯片方式控制字格式说明:
8255有两种控制命令字；一个是方式选择控制字；另一个是C口按位置位／复位控制字。其中C口按位置位／复位控制字方式使用较为繁难，说明也较冗长，故在此不作叙述，需要时用户可自行查找有关资料。
方式控制字格式说明如表1：
表1
D7 D6 D5 D4 D3 D2 D1 D0
D7：设定工作方式标志，1有效。
D6、D5：A口方式选择
0 0 —方式0
0 1 —方式1
1 ×—方式2
D4：A口功能 （1=输入，0=输出）
D3：C口高4位功能 （1=输入，0=输出）
D2：B口方式选择 （0=方式0，1=方式1）
D1：B口功能 （1=输入，0=输出）
D0：C口低4位功能 （1=输入，0=输出）
8255可编程并行接口芯片工作方式说明:
方式0：基本输入／输出方式。适用于三个端口中的任何一个。每一个端口都可以用作输入或输出。输出可被锁存，输入不能锁存。
方式1：选通输入／输出方式。这时A口或B口的8位外设线用作输入或输出，C口的4条线中三条用作数据传输的联络信号和中断请求信号。
方式2 ：双向总线方式。只有A口具备双向总线方式，8位外设线用作输入或输出，此时C口的5条线用作通讯联络信号和中断请求信号。
3.3 74LS373简介
74LS373 是一种带三态门的8D锁存器，其管脚示意图如下示：
其中：1D-8D为8个输入端。
1Q-8Q为8个输出端。
LE为数据打入端：当LE为“1”时，锁存器输出
状态同输入状态；当LE由“1”变“0”时，数据
打入锁存器
OE为输出允许端：当OE=0时，三态门打开；
当OE=1时，三态门关闭，输出高阻。
本课程设计的目的
以本学期对单片机的学习和认识，并通过本次课程设计加以应用，从而达到一个对所学知识的巩固、更深一步的理解，面对一个电子设计，应对出系统的方案，分析出各个板块来，再对各个板块进一步的具体的设计，先进行硬件电路设计，此时一定要考虑好要用什么元件、各个元件的具体参数、是否能实现应有功能，从而得到一个完整的硬件电路。在根据该电路设计出软件的功能模块、从而完成程序流程图，在根据流程图完成程序的设计，并通过反复的调试、运行、更正，直至完成既定功能为止，最后将软件、硬件结合进行调试、运行，对其功能进行最终测试，并反复思考其测试中遇到相应问题的原因，并将其一一处理，从而完成本次设计的实验要求，以及本次课程设计的最终目的。
单片机课程设计是一门实践课程，要求学生具有制作调试单片机最小系统及外设的能力，能够掌握单片机内部资源的使用。
单片机课程设计内容包括硬件设计、制作及软件编写、调试，学生在熟练掌握焊接技术的基础上，能熟练使用单片机软件开发环境Keil C51编程调试和PROTUS软件仿真，并使用STC ISP调试工具采用串口下载方式联调制作的单片机最小系统。
单片机课程设计题目包含基本部分及扩展部分，基本部分即单片机最小系统部分，扩展部分是对单片机内部资源及外部IO口的功能扩展，使制作的单片机系统具有一定的功能。
单片机课程设计计分分为4个部分：焊接制作占30%，软件编写调试占30%，扩展功能占20%，课程设计报告占20%。
芯片简介
1 MSC-51芯片简介
MCS-51单片机内部结构
8051是MCS-51系列单片机的典型产品，我们以这一代表性的机型进行系统的讲解。
8051单片机包含中央处理器、程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线，现在我们分别加以说明：
•中央处理器：
中央处理器(CPU)是整个单片机的核心部件，是8位数据宽度的处理器，能处理8位二进制数据或代码，CPU负责控制、指挥和调度整个单元系统协调的工作，完成运算和控制输入输出功能等操作。
•数据存储器(RAM)
8051内部有128个8位用户数据存储单元和128个专用寄存器单元，它们是统一编址的，专用寄存器只能用于存放控制指令数据，用户只能访问，而不能用于存放用户数据，所以，用户能使用的RAM只有128个，可存放读写的数据，运算的中间结果或用户定义的字型表。
图1
•程序存储器(ROM)：
8051共有4096个8位掩膜ROM，用于存放用户程序，原始数据或表格。
•定时/计数器(ROM)：
8051有两个16位的可编程定时/计数器，以实现定时或计数产生中断用于控制程序转向。
•并行输入输出(I/O)口：
8051共有4组8位I/O口(P0、 P1、P2或P3)，用于对外部数据的传输。 •全双工串行口：
8051内置一个全双工串行通信口，用于与其它设备间的串行数据传送，该串行口既可以用作异步通信收发器，也可以当同步移位器使用。
•中断系统：
8051具备较完善的中断功能，有两个外中断、两个定时/计数器中断和一个串行中断，可满足不同的控制要求，并具有2级的优先级别选择。
•时钟电路：
8051内置最高频率达12MHz的时钟电路，用于产生整个单片机运行的脉冲时序，但8051单片机需外置振荡电容。
单片机的结构有两种类型，一种是程序存储器和数据存储器分开的形式，即哈佛(Harvard)结构，另一种是采用通用计算机广泛使用的程序存储器与数据存储器合二为一的结构，即普林斯顿(Princeton)结构。INTEL的MCS-51系列单片机采用的是哈佛结构的形式，而后续产品16位的MCS-96系列单片机则采用普林斯顿结构。
下图是MCS-51系列单片机的内部结构示意图2。
MCS-51的引脚说明：
MCS-51系列单片机中的8031、8051及8751均采用40Pin封装的双列直接DIP结构，右图是它们的引脚配置，40个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根，4组8位共32个I/O口，中断口线与P3口线复用。现在我们对这些引脚的功能加以说明：
MCS-51的引脚说明：
MCS-51系列单片机中的8031、8051及8751均采用40Pin封装的双列直接DIP结构，右图是它们的引脚配置，40个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根，4组8位共32个I/O口，中断口线与P3口线复用。现在我们对这些引脚的功能加以说明：如图3
Pin9:RESET/Vpd复位信号复用脚，当8051通电，时钟电路开始工作，在RESET引脚上出现24个时钟周期以上的高电平，系统即初始复位。初始化后，程序计数器PC指向0000H，P0-P3输出口全部为高电平，堆栈指针写入07H，其它专用寄存器被清“0”。RESET由高电平下降为低电平后，系统即从0000H地址开始执行程序。然而，初始复位不改变RAM（包括工作寄存器R0-R7）的状态，8051的初始态。
8051的复位方式可以是自动复位，也可以是手动复位，见下图4。此外，
RESET/Vpd还是一复用脚，Vcc掉电其间，此脚可接上备用电源，以保证单片机内部RAM的数据不丢失。
•Pin30:ALE/ 当访问外部程序器时，ALE(地址锁存)的输出用于锁存地址的低位字节。而访问内部程序存储器时，ALE端将有一个1/6时钟频率的正脉冲信号，这个信号可以用于识别单片机是否工作，也可以当作一个时钟向外输出。更有一个特点，当访问外部程序存储器，ALE会跳过一个脉冲。
如果单片机是EPROM，在编程其间， 将用于输入编程脉冲。
•Pin29: 当访问外部程序存储器时，此脚输出负脉冲选通信号，PC的16位地址数据将出现在P0和P2口上，外部程序存储器则把指令数据放到P0口上，由CPU读入并执行。
•Pin31:EA/Vpp程序存储器的内外部选通线，8051和8751单片机，内置有4kB的程序存储器，当EA为高电平并且程序地址小于4kB时，读取内部程序存储器指令数据，而超过4kB地址则读取外部指令数据。如EA为低电平，则不管地址大小，一律读取外部程序存储器指令。显然，对内部无程序存储器的8031,EA端必须接地。
在编程时，EA/Vpp脚还需加上21V的编程电压。3.2 8255芯片简介 8255可编程并行接口芯片简介:
8255可编程并行接口芯片有三个输入输出端口，即A口、B口和C口，对应于引脚PA7～PA0、PB7～PB0和PC7～PC0。其内部还有一个控制寄存器，即控制口。通常A口、B口作为输入输出的数据端口。C口作为控制或状态信息的端口，它在方式字的控制下，可以分成4位的端口，每个端口包含一个4位锁
存器。它们分别与端口A／B配合使用，可以用作控制信号输出或作为状态信号输入。
8255可编程并行接口芯片方式控制字格式说明:
8255有两种控制命令字；一个是方式选择控制字；另一个是C口按位置位／复位控制字。其中C口按位置位／复位控制字方式使用较为繁难，说明也较冗长，故在此不作叙述，需要时用户可自行查找有关资料。
方式控制字格式说明如表1：
表1
D7 D6 D5 D4 D3 D2 D1 D0
D7：设定工作方式标志，1有效。
D6、D5：A口方式选择
0 0 —方式0
0 1 —方式1
1 ×—方式2
D4：A口功能 （1=输入，0=输出）
D3：C口高4位功能 （1=输入，0=输出）
D2：B口方式选择 （0=方式0，1=方式1）
D1：B口功能 （1=输入，0=输出）
D0：C口低4位功能 （1=输入，0=输出）
8255可编程并行接口芯片工作方式说明:
方式0：基本输入／输出方式。适用于三个端口中的任何一个。每一个端口都可以用作输入或输出。输出可被锁存，输入不能锁存。
方式1：选通输入／输出方式。这时A口或B口的8位外设线用作输入或输出，C口的4条线中三条用作数据传输的联络信号和中断请求信号。
方式2 ：双向总线方式。只有A口具备双向总线方式，8位外设线用作输入或输出，此时C口的5条线用作通讯联络信号和中断请求信号。
3.3 74LS373简介
74LS373 是一种带三态门的8D锁存器，其管脚示意图如下示：
其中：1D-8D为8个输入端。
1Q-8Q为8个输出端。
LE为数据打入端：当LE为“1”时，锁存器输出
状态同输入状态；当LE由“1”变“0”时，数据
打入锁存器
OE为输出允许端：当OE=0时，三态门打开；
当OE=1时，三态门关闭，输出高阻。