声纳信号处理中UDP 协议数据传输研究与设计
作者：王宇聪等
来源：《现代电子技术》2012年第01期
摘 要：为了在声纳系统中通过以太网口进行大批量、高速率的数据传输处理，在FPGA 中硬件实现了嵌入式UDP 协议栈，完成了架构设计、软件仿真验证及硬件实现。用FPGA 硬件实现UDP 协议栈，加速了网络数据处理能力，使信号传输速率达到了80 MB/s，实现了千兆级通信，很好地提高了声纳系统中数据传输速率和系统性能。同时，用FPGA 硬件实现UDP 协议，栈减小了PCB 版图面积和布局布线复杂度，提高了开发效率，有效地降低了开发成本。
关键词：UDP 协议； FPGA； 数据传输； 信号处理
中图分类号：TN919.6-34
文献标识码：A
文章编号：1004-373X(2012)01-0078-02
Data transmission of UDP protocol in sonar signal processing
WANG Yu-cong, HAN Qi-xiang, CAI Hui-
(Institute of Acoustics, Chinese Academy of Science, Beijing 100190, China)
Abstract：
UDP is a mainly used transport protocol for high speed data transmission in Internet. The
embedded UDP protocol was implemented based on FPGA. The using of UDP protocol improved the communication quality of the sonar system significantly. At the same time, implementation based on FPGA can reduce cost effectively, integrate other function modules easily to improve system
integration, also the PCB board area and routing complexity are reduced, and the system′s reliability is improved. Therefore, the study has much practicality value for the embedded design.
Keywords： UDP protocol; FPGA; data transmission; signal processing
收稿日期：2011-08-12
0 引 言
UDP协议[1-2]是一个简单的面向数据报的传输层协议，提供不可靠的传输层服务。它只负责将应用数据打包交给网络层，但是不保证数据报能正确到达。UDP 协议提供了一种最简单的基于数据包的、不可靠的传输机制[3]。其特点是以数据包为最小传输单位，并且没有任何流量控制机制[4]
，适合传输效率要求较高且对传输可靠性要求不高的情况。
现有XXX 型号声纳系统需要实现Link 口转UDP 格式数据传输，以满足大批量、高速率的数据传输要求，现有的CPU 和软件协议栈无法满足此要求。经仔细研究，发现用FPGA[5]硬件实现UDP 协议栈，可以很好地提高数据传输速率，满足该声纳系统的性能要求。本文实现了一种可配置、可重用的硬件UDP 协议栈，完成了UDP 协议的FPGA 设计：设计了UDP 发送端模块，UDP 接收端模块以及Link 端模块等，同时对所设计系统进行了验证。经过实际验证，系统数据通信速率达到了80 MB/s，实现了千兆级以太网通信，很好地提高了声纳系统中数据传输速率和系统的性能，满足了XXX 型声纳系统对大批量、高速率数据传输的要求。并且，此方案减小了PCB 版图面积和布局布线复杂度，可以移植到任何其他的FPGA 设计
中，使开发效率得到了极大的提高，有效地降低了开发成本。
1 声纳系统信号处理中UDP 协议的FPGA 设计
1.1 UDP
模块设计
UDP包头包括IP ，端口号，UDP 包长度，CHECKSUM 四个部分[6]。并且UDP 信息包[7]的标题很短(标题即头部) ，只有8 B，其中，源端口(2 B)、目的端口(2 B)、长度(2 B)、校验码(2 B)。这里设计的架构通过发送端对数据进行打包，通过接收端进行解包。
UDP协议的FPGA 架构如图1所示。
发送端(Tx)是头信息生成模块，从Link 口发出的数据传入发送模块Tx 内。然后，发送模块Tx 中的裸数据发送到数据缓冲区RAM 中，经由PartenGen 模块在数据前面添加首部，即为数据进行传输层协议UDP 打包。传输层协议打包好的数据传输到物理层模块，通过物理层调节芯片传送到以太网口。发送完成后，发送模块恢复空闲状态，等待下一次数据发送。在发送
声纳信号处理中UDP 协议数据传输研究与设计
作者：王宇聪等
来源：《现代电子技术》2012年第01期
摘 要：为了在声纳系统中通过以太网口进行大批量、高速率的数据传输处理，在FPGA 中硬件实现了嵌入式UDP 协议栈，完成了架构设计、软件仿真验证及硬件实现。用FPGA 硬件实现UDP 协议栈，加速了网络数据处理能力，使信号传输速率达到了80 MB/s，实现了千兆级通信，很好地提高了声纳系统中数据传输速率和系统性能。同时，用FPGA 硬件实现UDP 协议，栈减小了PCB 版图面积和布局布线复杂度，提高了开发效率，有效地降低了开发成本。
关键词：UDP 协议； FPGA； 数据传输； 信号处理
中图分类号：TN919.6-34
文献标识码：A
文章编号：1004-373X(2012)01-0078-02
Data transmission of UDP protocol in sonar signal processing
WANG Yu-cong, HAN Qi-xiang, CAI Hui-
(Institute of Acoustics, Chinese Academy of Science, Beijing 100190, China)
Abstract：
UDP is a mainly used transport protocol for high speed data transmission in Internet. The
embedded UDP protocol was implemented based on FPGA. The using of UDP protocol improved the communication quality of the sonar system significantly. At the same time, implementation based on FPGA can reduce cost effectively, integrate other function modules easily to improve system
integration, also the PCB board area and routing complexity are reduced, and the system′s reliability is improved. Therefore, the study has much practicality value for the embedded design.
Keywords： UDP protocol; FPGA; data transmission; signal processing
收稿日期：2011-08-12
0 引 言
UDP协议[1-2]是一个简单的面向数据报的传输层协议，提供不可靠的传输层服务。它只负责将应用数据打包交给网络层，但是不保证数据报能正确到达。UDP 协议提供了一种最简单的基于数据包的、不可靠的传输机制[3]。其特点是以数据包为最小传输单位，并且没有任何流量控制机制[4]
，适合传输效率要求较高且对传输可靠性要求不高的情况。
现有XXX 型号声纳系统需要实现Link 口转UDP 格式数据传输，以满足大批量、高速率的数据传输要求，现有的CPU 和软件协议栈无法满足此要求。经仔细研究，发现用FPGA[5]硬件实现UDP 协议栈，可以很好地提高数据传输速率，满足该声纳系统的性能要求。本文实现了一种可配置、可重用的硬件UDP 协议栈，完成了UDP 协议的FPGA 设计：设计了UDP 发送端模块，UDP 接收端模块以及Link 端模块等，同时对所设计系统进行了验证。经过实际验证，系统数据通信速率达到了80 MB/s，实现了千兆级以太网通信，很好地提高了声纳系统中数据传输速率和系统的性能，满足了XXX 型声纳系统对大批量、高速率数据传输的要求。并且，此方案减小了PCB 版图面积和布局布线复杂度，可以移植到任何其他的FPGA 设计
中，使开发效率得到了极大的提高，有效地降低了开发成本。
1 声纳系统信号处理中UDP 协议的FPGA 设计
1.1 UDP
模块设计
UDP包头包括IP ，端口号，UDP 包长度，CHECKSUM 四个部分[6]。并且UDP 信息包[7]的标题很短(标题即头部) ，只有8 B，其中，源端口(2 B)、目的端口(2 B)、长度(2 B)、校验码(2 B)。这里设计的架构通过发送端对数据进行打包，通过接收端进行解包。
UDP协议的FPGA 架构如图1所示。
发送端(Tx)是头信息生成模块，从Link 口发出的数据传入发送模块Tx 内。然后，发送模块Tx 中的裸数据发送到数据缓冲区RAM 中，经由PartenGen 模块在数据前面添加首部，即为数据进行传输层协议UDP 打包。传输层协议打包好的数据传输到物理层模块，通过物理层调节芯片传送到以太网口。发送完成后，发送模块恢复空闲状态，等待下一次数据发送。在发送