现代交换技术课程设计报告
现代交换技术课程设计报告
【实验目的】
1.了解现代交换技术方式。
2.了解同一母线不同时隙间交换的基本原理。 3.熟悉并设计任意两时隙交换的电路仿真图。 4.熟悉Max plus II的相关操作。 【实验步骤】
1.下载Max plus II并安装，利用license开通软件。 2.设计原理图并仿真，明白电路运行结果。 3.设计软件下载及测试。 【芯片】
用到8dff/7474/dand8/16cudstr/and/not/74166/or等8种芯片。 1）与门：and——相与后得到定时脉冲； 非门：not——延时、反向；
或门：or——合并相应时隙后得到最后输出。
2）7474：
图一. 7474电路元件及逻辑功能表
7474是两个D触发器的集合，在电路中实现的功能是对输入数据进行缓冲，以便后续进行帧控码检测。
3）8dff：
8dff也是D触发器，功能是将输入数据进行串并转换。
4）DAND8：
内部构造为8输入的与非门，功能是检测到帧控码后，输出一低电平，
作为后续其它读写
脉冲的基本。
5）74166：
图二. 74166电路元件及逻辑功能表
74166是8位并串转换移位寄存器，功能是将筛选出来的相应8bit组合成某一时隙。
6）16cudslr：
图三. 16cudslr电路元件及逻辑功能表
该元件是16位计数/移位寄存器，功能是将从帧控码检测而得到的脉冲进行8、16、24bit的移位（分频），得到后续读写脉冲。
7）81mux：8选1寄存器，类似译码功能。由于本实验实现的是固定两时隙的交换，所以可不用81mux。
【基本原理图】
本实验的基本任务是将输入的4个时隙的信号（4*8bit），除帧控码外进行任意两时隙的交换，实验采用的是顺序写入控制读出方式（输出控制）。输入的四个时隙的信号分别为帧控码TS0（1110 0100）、语音信号TS1（设为全1）、开关信号TS2（设为0101 0101）及M序列TS3（设为0011 0011）。
本实验实现的是输入信号TS0~TS3经过电路交换以后输出的顺序为TS0、TS3、TS1、TS2，也就是将第二帧和第四帧进行交换。 【仿真图分析】
图四. 整体电路图
图五. 输入输出结果图
*Ps：256clk——输入基准时钟，周期为10ns； datan——输入信号，分别为TS0(1110 0100)、TS1(1111 1111)、TS2(0101 0101)、TS3(0011
0011)；
f——帧控码检测得到的脉冲；
dout0~dout2——相应输出的第1到第4时隙； dataout——总输出。
模块分析：
1、帧控码检测。
图六. 帧控码检测
当8bit帧控码全进入7474后，DAND8的8个输入端口接收到全1信号，同时f输出一低电平脉冲，说明此时有帧控码。
2、串并转换&缓冲。
该8dff芯片将串行输入的信号进行缓冲后并行输出，起到了串并转换的功能，为后续提取时隙做准备。
3、写脉冲的产生。
图七. 帧控码脉冲移位形成写入脉冲
4、分割得到单独的时隙。
输入信号在写入脉冲作用下分开为单独的4个时隙并分别从4块8dff中输出，下图中从上往下的4块8dff输出为稳定后的TS1、TS2、TS3、TS0。
图八. 时隙分割
5、输出信号。
图九. 控制读出信号
74166的STLD端口接读出脉冲，当负脉冲的上升沿到来时，将相应时隙的信号输出到相应的dout，最后再合并在一起从dataout输出。
仿真结果图分析：
1、图8时隙分割的输入与输出。
1）分割出TS1：在clk作用下得到第二时隙稳定输出。
*Ps：datan——输入信号；
18——帧控码产生的脉冲后移一时隙； 116——帧控码产生的脉冲后移两时隙； 28——帧控码产生的脉冲后移三时隙；
216——帧控码产生的脉冲后移四时隙（回到原位置，直接作为帧控码输出脉冲）； q8i~q1i——分割后某一时隙的8bit信息。
2）分割出TS2：解释同上。
3）分割出TS3：解释同上。
4）分割出TS0：进行帧控码分割的脉冲216是原f脉冲延时3时隙后得到的，所以其得到的帧控码应是下一帧的TS0。
5）下图是图九第一片74166的输入信号，即时隙分割完后的TS1稳定输出（其他类似）。
*Ps：datan——输入信号；
18——帧控码产生的脉冲后移一时隙； 116——帧控码产生的脉冲后移两时隙； 28——帧控码产生的脉冲后移三时隙；
216——帧控码产生的脉冲后移四时隙（回到原位置，直接作为帧控码输出脉冲）； q8i~q1i——分割后某一时隙的8bit信息； q8~q1——时隙分割后的稳定输出。
6）分割后的TS3的8bit在ck18作用下并串变换后输出到原TS1位置。
7）分割后的TS2的8bit在ck116作用下并串变换后输出到原TS2位置（未参与交换）。
8）分割后的TS1的8bit在ck28作用下并串变换后输出到原TS3位置。
9）分割后的TS0的8bit在ck216作用下并串变换后输出到下一帧TS0位置。
【软件仿真遇到的问题总结】
1、安装完成并加载证书后不能编译：选择file—project—set project to current file，将工程设置为当下所需即可。 2、编译时有一个关于256clk的waring：重新选择芯片MAX 7000S中的EPM7128SLC84-6。 3、输入信号只有一个周期会导致输出还未稳定就没有输入了，所以输出不正确。
4、时钟周期设置：EPM7128SLC84-6中的“-6”表示该芯片所支持的最短周期为6ns，且一个脉冲周期只能对应1bit的输入信号。若想自己设置时钟周期，可去掉options中的snap to grid的勾。
5、芯片上端的绿色文字为该芯片的名字，下端的黑色文字为该芯片的逻辑功能（如果有的话），若想了解芯片功能可选择菜单中的
并将鼠标移至相应芯片单击即可。
6、编译完成后，要进行waveform edit并保存才能进行simulate。
7、每一片时钟的输出信号相对于输入脉冲都会有一定的延迟，不能完全对准。
8、当总体功能不能出来时，可一段一段检测信号并核查连线。
【心得体会】
之前已经上过现代交换技术的课，了解到时隙交换主要由两种接线器完成：T接线器和S接线器。我们这次完成的课程设计从总体上来看就是一个串并变换——T接线器——并串变换，其中T接线器采用了输出控制方式。当检测到帧控码后输出一负脉冲并将该脉冲移位后作为每一时隙的提取信号。
我花了较多时间在老师给的图上，当研究清楚每一芯片所实现的基本功能后，我就在原图上进行了修改而没有重新设计，这是我做的不够好的地方（小学期课程设计太多…）。但不管怎样，我觉得经过这次实验，我对时隙交换有了更清楚的认识而并非停留在课本的书面知识上，我也发现如果只上基础课程而没有进行相应实验的训练的话，我们其实并不能准确牢固的掌握。
总体上来说，通过这次训练，我对于如何利用数字电路实现时隙交换有了更深的理解，我认为这也是一个很大的收获！
现代交换技术课程设计报告
现代交换技术课程设计报告
【实验目的】
1.了解现代交换技术方式。
2.了解同一母线不同时隙间交换的基本原理。 3.熟悉并设计任意两时隙交换的电路仿真图。 4.熟悉Max plus II的相关操作。 【实验步骤】
1.下载Max plus II并安装，利用license开通软件。 2.设计原理图并仿真，明白电路运行结果。 3.设计软件下载及测试。 【芯片】
用到8dff/7474/dand8/16cudstr/and/not/74166/or等8种芯片。 1）与门：and——相与后得到定时脉冲； 非门：not——延时、反向；
或门：or——合并相应时隙后得到最后输出。
2）7474：
图一. 7474电路元件及逻辑功能表
7474是两个D触发器的集合，在电路中实现的功能是对输入数据进行缓冲，以便后续进行帧控码检测。
3）8dff：
8dff也是D触发器，功能是将输入数据进行串并转换。
4）DAND8：
内部构造为8输入的与非门，功能是检测到帧控码后，输出一低电平，
作为后续其它读写
脉冲的基本。
5）74166：
图二. 74166电路元件及逻辑功能表
74166是8位并串转换移位寄存器，功能是将筛选出来的相应8bit组合成某一时隙。
6）16cudslr：
图三. 16cudslr电路元件及逻辑功能表
该元件是16位计数/移位寄存器，功能是将从帧控码检测而得到的脉冲进行8、16、24bit的移位（分频），得到后续读写脉冲。
7）81mux：8选1寄存器，类似译码功能。由于本实验实现的是固定两时隙的交换，所以可不用81mux。
【基本原理图】
本实验的基本任务是将输入的4个时隙的信号（4*8bit），除帧控码外进行任意两时隙的交换，实验采用的是顺序写入控制读出方式（输出控制）。输入的四个时隙的信号分别为帧控码TS0（1110 0100）、语音信号TS1（设为全1）、开关信号TS2（设为0101 0101）及M序列TS3（设为0011 0011）。
本实验实现的是输入信号TS0~TS3经过电路交换以后输出的顺序为TS0、TS3、TS1、TS2，也就是将第二帧和第四帧进行交换。 【仿真图分析】
图四. 整体电路图
图五. 输入输出结果图
*Ps：256clk——输入基准时钟，周期为10ns； datan——输入信号，分别为TS0(1110 0100)、TS1(1111 1111)、TS2(0101 0101)、TS3(0011
0011)；
f——帧控码检测得到的脉冲；
dout0~dout2——相应输出的第1到第4时隙； dataout——总输出。
模块分析：
1、帧控码检测。
图六. 帧控码检测
当8bit帧控码全进入7474后，DAND8的8个输入端口接收到全1信号，同时f输出一低电平脉冲，说明此时有帧控码。
2、串并转换&缓冲。
该8dff芯片将串行输入的信号进行缓冲后并行输出，起到了串并转换的功能，为后续提取时隙做准备。
3、写脉冲的产生。
图七. 帧控码脉冲移位形成写入脉冲
4、分割得到单独的时隙。
输入信号在写入脉冲作用下分开为单独的4个时隙并分别从4块8dff中输出，下图中从上往下的4块8dff输出为稳定后的TS1、TS2、TS3、TS0。
图八. 时隙分割
5、输出信号。
图九. 控制读出信号
74166的STLD端口接读出脉冲，当负脉冲的上升沿到来时，将相应时隙的信号输出到相应的dout，最后再合并在一起从dataout输出。
仿真结果图分析：
1、图8时隙分割的输入与输出。
1）分割出TS1：在clk作用下得到第二时隙稳定输出。
*Ps：datan——输入信号；
18——帧控码产生的脉冲后移一时隙； 116——帧控码产生的脉冲后移两时隙； 28——帧控码产生的脉冲后移三时隙；
216——帧控码产生的脉冲后移四时隙（回到原位置，直接作为帧控码输出脉冲）； q8i~q1i——分割后某一时隙的8bit信息。
2）分割出TS2：解释同上。
3）分割出TS3：解释同上。
4）分割出TS0：进行帧控码分割的脉冲216是原f脉冲延时3时隙后得到的，所以其得到的帧控码应是下一帧的TS0。
5）下图是图九第一片74166的输入信号，即时隙分割完后的TS1稳定输出（其他类似）。
*Ps：datan——输入信号；
18——帧控码产生的脉冲后移一时隙； 116——帧控码产生的脉冲后移两时隙； 28——帧控码产生的脉冲后移三时隙；
216——帧控码产生的脉冲后移四时隙（回到原位置，直接作为帧控码输出脉冲）； q8i~q1i——分割后某一时隙的8bit信息； q8~q1——时隙分割后的稳定输出。
6）分割后的TS3的8bit在ck18作用下并串变换后输出到原TS1位置。
7）分割后的TS2的8bit在ck116作用下并串变换后输出到原TS2位置（未参与交换）。
8）分割后的TS1的8bit在ck28作用下并串变换后输出到原TS3位置。
9）分割后的TS0的8bit在ck216作用下并串变换后输出到下一帧TS0位置。
【软件仿真遇到的问题总结】
1、安装完成并加载证书后不能编译：选择file—project—set project to current file，将工程设置为当下所需即可。 2、编译时有一个关于256clk的waring：重新选择芯片MAX 7000S中的EPM7128SLC84-6。 3、输入信号只有一个周期会导致输出还未稳定就没有输入了，所以输出不正确。
4、时钟周期设置：EPM7128SLC84-6中的“-6”表示该芯片所支持的最短周期为6ns，且一个脉冲周期只能对应1bit的输入信号。若想自己设置时钟周期，可去掉options中的snap to grid的勾。
5、芯片上端的绿色文字为该芯片的名字，下端的黑色文字为该芯片的逻辑功能（如果有的话），若想了解芯片功能可选择菜单中的
并将鼠标移至相应芯片单击即可。
6、编译完成后，要进行waveform edit并保存才能进行simulate。
7、每一片时钟的输出信号相对于输入脉冲都会有一定的延迟，不能完全对准。
8、当总体功能不能出来时，可一段一段检测信号并核查连线。
【心得体会】
之前已经上过现代交换技术的课，了解到时隙交换主要由两种接线器完成：T接线器和S接线器。我们这次完成的课程设计从总体上来看就是一个串并变换——T接线器——并串变换，其中T接线器采用了输出控制方式。当检测到帧控码后输出一负脉冲并将该脉冲移位后作为每一时隙的提取信号。
我花了较多时间在老师给的图上，当研究清楚每一芯片所实现的基本功能后，我就在原图上进行了修改而没有重新设计，这是我做的不够好的地方（小学期课程设计太多…）。但不管怎样，我觉得经过这次实验，我对时隙交换有了更清楚的认识而并非停留在课本的书面知识上，我也发现如果只上基础课程而没有进行相应实验的训练的话，我们其实并不能准确牢固的掌握。
总体上来说，通过这次训练，我对于如何利用数字电路实现时隙交换有了更深的理解，我认为这也是一个很大的收获！