西安电子科技大学
数字光纤通信线路编译码
仿真实验
学号：04124064
姓名：徐志林
同做者：杜青山/01121285
数字光纤通信线路编译码仿真实验
一、实验目的
1． 熟悉m 序列NRZ 码、任意周期码产生原理
以及光纤线路CMI 编译码原理。
2．进一步熟悉数字电路设计技巧。
3．基本掌握电路设计与仿真。
4．深入理解光纤线路编译码在光纤通信系统中的实际运用方法。
二、实现与仿真平台
Quartus Ⅱ
三、实验内容
1. 设计m 序列NRZ 码产生电路以及光纤线路CMI 编译码电路。
m序列: 伪随机序列;
NRZ: 不归零码;
CMI编码规则: 0码: 01;
1码: 00/11 交替;
2. 仿真确保上述电路的正确设计。
3. 总结光纤线路编译码在光纤通信系统中的实际运用。
四、实验要求
1.用绘制原理图的方法建立新工程，设计CPLD 内部下述电路：
15位m 序列NRZ 码的生成电路；
⑴CMI 编码电路；
⑵CMI 编码输入的选择电路：
周期15位m 序列与由周期15位二进制码表示的本组内某学号最后三位（前面可补零）分别选择作为CMI 编码输入。
⑶CMI 译码电路（在实验室条件下使用统一系统时钟，输入 为CMI 编码输出）。
2．对所做设计完成正确编译。
3．使用仿真环境完成信号波形仿真。CPLD 电路仿真的输入输出信号即各测试点
数字信号要求如下：
输入：电路的总复位信号：1路（位）；
系统时钟信号（2Mbps ） ：1路；
CMI 编码输入的选择信号：1路；
输出：周期15位m 序列NRZ 码：1路；
周期15位二进制后四位学号：1路；
CMI编码输出信号：1路；
CMI译码输出信号：1路；
4．对仿真信号波形结果进行原理分析，发现可能的问题并加以解决，得到正确的仿真结果。
五、实验设计与实现
1、周期15位m 伪随机序列：采用74LS175设计15位m 序列发生器。
74LS175与或门、异或门、与门配合，最后数据通过D 触发器输出，得到一个m 伪随机序列。
电路设计如下：
2、15位固定序列发生器
⑴采用74LS161同步置数端，计数到14时置数重新计数，达到计数15次的效果。 ⑵采用16为数据选择器（其中一位不用），学号后四位为4064，换为二进制码为
[**************]，在选择器data14~data0端分别置数，当74LS161计数结果输入选择器时，可以循环输出学号后四位的二进制码。
设计电路如下：
3、采用2选1数据选择器，两路输入信号分别为15位m 随机序列和15m 固定序列，选择
端连接一个输入信号，当信号为1时，选择m 随机序列，当信号为0时，选择m 固定序列。 设计电路如下
4、CMI 编码器
采用两路输入，将原码分为0、1两路，“0”路进行二分频，“1”路进行4分频，并用m 序列进行控制，当码为“0”码时，在二分频中译为“01”，当码为“1”码时，四分频中“00”“11”交替译码。
设计电路如下：
5、CMI 译码电路
译码需将0、1的两路并行码转为串行码，用D 触发器将编码结果延迟一个码元，与原编码结果通过异或门，00、11变为1，01变为0，达到译码效果。
设计电路如下：
六、实验结论及分析
1、实验结果：
当输入选择为m 固定序列码([**************])时：(clk为总时钟,sel 为m 序列选择信号,code 为选择欲编码序列,out 为CMI 编码输出,de 为解码输出.)
当输入选择为m 随机码([**************])时：
2、分析
由实验结果可见，编译码成功。但在编码结果和输入中还有毛刺，需进一步改良电路。在m 固定序列码的产生中采用15位选择器对电路资源有一定浪费，但原码的输入简单，不需卡诺图分析函数从而构造电路。
七、遇到问题及解决方法
1、在电路设计中，一开始只是简单的将编码电路分为两路，结果在收到奇数个0后1码不能保证00、11交替出现，于是改进电路让四分频具有数据保持功能。
2、在译码电路必须加一个D 触发器，否则输出波形错误。
八、感想
西安电子科技大学
数字光纤通信线路编译码
仿真实验
学号：04124064
姓名：徐志林
同做者：杜青山/01121285
数字光纤通信线路编译码仿真实验
一、实验目的
1． 熟悉m 序列NRZ 码、任意周期码产生原理
以及光纤线路CMI 编译码原理。
2．进一步熟悉数字电路设计技巧。
3．基本掌握电路设计与仿真。
4．深入理解光纤线路编译码在光纤通信系统中的实际运用方法。
二、实现与仿真平台
Quartus Ⅱ
三、实验内容
1. 设计m 序列NRZ 码产生电路以及光纤线路CMI 编译码电路。
m序列: 伪随机序列;
NRZ: 不归零码;
CMI编码规则: 0码: 01;
1码: 00/11 交替;
2. 仿真确保上述电路的正确设计。
3. 总结光纤线路编译码在光纤通信系统中的实际运用。
四、实验要求
1.用绘制原理图的方法建立新工程，设计CPLD 内部下述电路：
15位m 序列NRZ 码的生成电路；
⑴CMI 编码电路；
⑵CMI 编码输入的选择电路：
周期15位m 序列与由周期15位二进制码表示的本组内某学号最后三位（前面可补零）分别选择作为CMI 编码输入。
⑶CMI 译码电路（在实验室条件下使用统一系统时钟，输入 为CMI 编码输出）。
2．对所做设计完成正确编译。
3．使用仿真环境完成信号波形仿真。CPLD 电路仿真的输入输出信号即各测试点
数字信号要求如下：
输入：电路的总复位信号：1路（位）；
系统时钟信号（2Mbps ） ：1路；
CMI 编码输入的选择信号：1路；
输出：周期15位m 序列NRZ 码：1路；
周期15位二进制后四位学号：1路；
CMI编码输出信号：1路；
CMI译码输出信号：1路；
4．对仿真信号波形结果进行原理分析，发现可能的问题并加以解决，得到正确的仿真结果。
五、实验设计与实现
1、周期15位m 伪随机序列：采用74LS175设计15位m 序列发生器。
74LS175与或门、异或门、与门配合，最后数据通过D 触发器输出，得到一个m 伪随机序列。
电路设计如下：
2、15位固定序列发生器
⑴采用74LS161同步置数端，计数到14时置数重新计数，达到计数15次的效果。 ⑵采用16为数据选择器（其中一位不用），学号后四位为4064，换为二进制码为
[**************]，在选择器data14~data0端分别置数，当74LS161计数结果输入选择器时，可以循环输出学号后四位的二进制码。
设计电路如下：
3、采用2选1数据选择器，两路输入信号分别为15位m 随机序列和15m 固定序列，选择
端连接一个输入信号，当信号为1时，选择m 随机序列，当信号为0时，选择m 固定序列。 设计电路如下
4、CMI 编码器
采用两路输入，将原码分为0、1两路，“0”路进行二分频，“1”路进行4分频，并用m 序列进行控制，当码为“0”码时，在二分频中译为“01”，当码为“1”码时，四分频中“00”“11”交替译码。
设计电路如下：
5、CMI 译码电路
译码需将0、1的两路并行码转为串行码，用D 触发器将编码结果延迟一个码元，与原编码结果通过异或门，00、11变为1，01变为0，达到译码效果。
设计电路如下：
六、实验结论及分析
1、实验结果：
当输入选择为m 固定序列码([**************])时：(clk为总时钟,sel 为m 序列选择信号,code 为选择欲编码序列,out 为CMI 编码输出,de 为解码输出.)
当输入选择为m 随机码([**************])时：
2、分析
由实验结果可见，编译码成功。但在编码结果和输入中还有毛刺，需进一步改良电路。在m 固定序列码的产生中采用15位选择器对电路资源有一定浪费，但原码的输入简单，不需卡诺图分析函数从而构造电路。
七、遇到问题及解决方法
1、在电路设计中，一开始只是简单的将编码电路分为两路，结果在收到奇数个0后1码不能保证00、11交替出现，于是改进电路让四分频具有数据保持功能。
2、在译码电路必须加一个D 触发器，否则输出波形错误。
八、感想