数字电子钟设计报告
目录
一. 设计任务和要求··································(1)
二．设计方案的选择与论证···························(2)
三．电路设计计算与分析·····························(5)
四．总结及心得····································(15)
五．附录··········································(16)
六．参考文献······································(17)
一. 设计任务和要求
1．设计目的
（1）掌握数字电子计时器的基本设计方法。
（2）学会安装与调试由分立器件与集成电路组成的多级电子电路小系统。 2．设计任务
（1）设计一个具有“时”、“分”、“秒”的十进制数字显示（“时”从00-23）的计时器；
（2）用中、小规模的数字逻辑器件搭建电路； （3）具有“手动校时”和“自动校时”功能。 3、设计要求
（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图（运用Multisim 电路仿真软件）；
（2）选择常用的电器元件（说明电器元件选择的过程和依据）； (3) 对电路进行局部或整体仿真分析；
（4）按照规范要求，按时提交课程设计报告（打印或手写），并完成相应答辩。
二. 设计方案的选择与论证
2.1数字电子钟的设计思路
时钟是生活中常见的物品，数字显示的电子表人们也非常熟悉。电子表的显示特点就是以“秒”为最基础的单位以一定的节奏和规律进行计时，另外无论是什么计时器都会有校准时间的功能。能够实现这些功能的电路，需要包括下面各部分内容。
首先需要有脉冲源，能产生稳定的时间脉冲信号，有多种方法可选，比较简单的有两种，一是用晶体振荡器产生几千赫兹的脉冲信号然后经分频器变成1Hz 的秒脉冲；二是用555定时器组成多谐振荡器直接输出频率为1Hz 的脉冲信号，本设计采用第二种方法。脉冲源产生的秒脉冲要输入到计数器中进行计数。时钟计时的规律为60秒为1分钟，60分为1小时，24小时为一天。小时计时有两种方法，即12小时制和24小时制，我们设计的要求是00-23时即为24小时制。要想实现以上要求的计时，就需要将计数器分别设计成两个60进制和一个24进制，各计数器输出信号通过译码器和驱动器到数字显示器，按照“时”、“分”、“秒”顺序显示出来。
计时器会有误差，就需要有校时电路来调整时间，校时电路一般分为自动校时和手动校时。自动校时可利用分频器输出的不同频率的脉冲实现自动快速的调整，手动校时可利用手动发出单次脉冲实现时间的校准。根据要求本次设计两种方法都会用到。
2.2数字电子钟的结构框图和工作原理
数字电子钟的结构框图如图2.1所示，电路分为四个部分，包括秒脉冲发生器、计数器、显示器和校准电路。
其中秒脉冲发生器是由一个555定时器和若干电阻电容组成的多谐振荡器，用来发出频率为1Hz 的秒脉冲以驱动计数器计数；计数器包括一个60进制秒计数器、一个60进制分计数器和一个24进制时计数器，用来实现时、分、秒计时；显示器包括七段数字显示器和译码电路，用以显示计数器输出的信号，用Multisim 软件仿真时直接用四管脚的DCD_HEX做显示器，省略译码电路；校准电路有两部分，即校准小时和校准分钟的部分，原理完全一样，由若干与非门、非门、电阻、电容组成，用按动开关的方法发出进位脉冲实现时和分的校准。
图2.1数字钟的结构框图
下面大概介绍数字钟电路的工作原理。
接通电路后，秒脉冲发生器开始工作，多谐振荡器是一种自激振荡器，接通电源后不需要外加触发信号就能够自动产生矩形
脉冲，本电路中的多谐振荡器经计算可以发出频率大约为1Hz 的矩形脉冲。脉冲送入秒个位计数器后，秒个位计数器开始计数，计到第十个数时秒十位计一，秒计数器计到59后再进一位清零，同时分个位计数器计一，以此类推到23:59:59后再进一位全部清零，这样就能实现一天24小时，一小时60分钟，一分钟60秒的计时。计数器输出的信号经过译码器输入到显示器中实现时间的显示。电源刚接通时时分秒显示器显示的可能是任意数值，或者计时器会出现偏差，这时就需要校时，本电路采用了非常简单的方法，当校准电路的开关接通时，进位信号的脉冲被屏蔽，同时给需要调整的计数器一个脉冲以实现校时。校准电路1和校准电路2的原理完全一样，只是元件和操作上略有区别，前者实现的是自动校时后者实现的是手动校时。
三. 电路设计计算与分析
上一部分内容简单描述了一下数字钟设计思路的产生过程以及电路的基本结构和原理，其中讲到了本时钟电路包括四大部分，秒脉冲发生器、计数器、显示器和校准电路，接下来将会就各部分的组成和原理做详细的分析。
3.1秒脉冲发生器
秒信号电路是时钟电路非常重要的一部分，它的精度决定了数字钟的准度，通常使用晶体振荡器发出脉冲经过分频获得1Hz 的秒脉冲。本次设计采用的是多谐振荡器。
2
R S V C C O U T
U14
C O T R T H G N D
D I LM555CM
图3.1 555定时器管脚图
如图3. 1所示为555定时器的管脚图，555定时器由两个比较器、SR 锁存器和集电极开路的放电三极管三部分组成，2和6管脚分别是两个比较器的输入端，4是置零输入端，8接电源，1端接地，3是输出端，用来接到秒个位的脉冲输入端。
由555定时器接成的多谐振荡器如图3.2所示，此电路可以为时钟提供秒脉冲信号，也可为自动校时电路提供脉冲。
图3.2多谐振荡器
根据所学数字电子技术的知识，上图中多谐振荡器的振荡周期为T=[(R1+1/2R3)+2(R5+1/2R3)]*C5*Ln2。由f=1/T可得振荡频率f=1/[(R1+1/2R3)+2(R5+1/2R3)]*C5*Ln2，电路中没有使用分频器，需要振荡器直接产生1Hz 的脉冲，经过计算R1=20kΩ，R3=20KΩ，R5=50KΩ，C5=10uF时多谐振荡器发出的脉冲频率大约为1Hz 。但是在仿真的过程中这样的参数无法达到明显的效果，这时减小容值或阻值可以提高频率让仿真效果好一些，比如把C5的值改为82nF 可提高频率，使仿真效果接近真实节奏。
3.2计数器
计数器在电路中也很重要，它保证了电路以时分秒的方式显示时间。秒信号经过秒分时计数器之后分别传到显示电路实现数
字显示时间，包括两个60进制计数器和一个24进制计数器。
3.2.1分秒计数器
如图3.3所示是一个60进制计数器，由两片74LS90芯片组成，U9实现十进制，U10实现6进制。其中INA 是脉冲信号接收端，与前一级输出信号或者脉冲源相连，INB 与本级输出端QA 相连。个位芯片R01、R02、R91、R92分别接地以实现十进制计数，十位芯片的R01、R02分别接本级芯片的QC 和QB ，R91、R92接地以实现六进制计数。图中所示为计数器计到59时显示器的状态，再进一位计数器将会全部归零重新计数。QA 、QB 、QC 、QD 代表四位二进制数分别接入译码器的四位输入端以实现数字的显示。
图3.3 60进制计数器
如图3.4电路是由两级60进制计数器组成的分秒计数器，两级计数器完全一样，只要将U3与U2相连就可实现分秒计时，连接方法是将U3的INA 端与U2的QC 端相连。秒计数器走到59再进一位会给分个位一个进位脉冲，分个位计1，然后等待下一个进位脉冲直到60个。图中显示的是59分59秒的状态，再进一位计数器又将全部清零重新计数。
分秒计数器全部清零的同时，分十位也将给时个位一个进位脉冲，使时计数器向前计数，下面将介绍时计数器的原理。
3.2.2时计数器
时计数器也是由两片74LS90组成的，其原理与分秒计数器相似，只是实现的进制数不一样。
图3.5 24进制计数器（时计数器）
如图3.5是一个由两片74LS90组成的24进制计数器，因为要实现24进制计数所以与60进制计数器接法有些不同，但是只需改变个别管脚的连接。INA 脚依然是脉冲信号接收端，时计数器不需要输入秒脉冲输入所以INA 直接与前一级的输出端相连，U10的INA 与U9的QD 相连，U9的INA 与分十位的输出端QC 相连。INB 还是与本级输出端QA 相连。R91和R92依然接地，时十位的R01同时与时个位的R02和本级输出端的QB 连接，十个位的R01同时与时十位的R02和本级输出端QC 相连接。QA 、QB 、QC 、QD 还是与译码器的四个输入端相连。
24进制计数器并不能十位二进制，个位四进制，那样只能计八个数就清零了，而是十位计到0010同时个位计到0100的情况下清零，这样就计满了24个数。图3.5所示的电路实现了这样的功能，个位计到9后再进一位会给十位一个进位脉冲，十位计1。当十位已经是2，个位已经计到3时（如图3.5），分十位再给一个进位脉冲时，时计数器将会清零。最后的总电路图3.8中，计数器已经计到了23:59:59，多谐振荡器再给一个脉冲，同时秒个位会给秒十位一个进位脉冲，以此类推最后分十位会给时计数器一个进位脉冲，就像多米诺骨牌一样，整个计数器将会全部归零重新从00：00：00开始计数，这样就完成了24小时的计时。
3.3显示器
显示器的作用就是让我们能够直观的看到数字钟的计时情况，在3.2中有好几个图中出现了显示器的身影。本次设计中使用的显示器是模拟的四管脚显示器DCD_HEX，省略了译码器的部分，实际上DCD_HEX显示器是七段数字显示器和译码器的合成元件。
图3.6七段数字显示器与译码器
DCD_HEX不是一个实际的元件型号，不能对号进行具体分析，但是其内部结构和功能与图3.6所示电路相似，可以做大概分析。图中所示电路是一个共阴极七段显示器与译码器组成的显示器。图中译码器为74LS48，其输出管脚ABCDEFG 分别对应与七段显示器的管脚相连，输入管脚ABCD 与编码器即计数器的输出端根据电路情况从低位到高位连接，从而实现对时钟计数器的译码和显示。
3.4校准电路
校准电路也是时钟电路中不可缺少的部分，电源刚接通时显示的数字可能是任意值或者时钟会有误差，这时需要校准电路进行调节。
图3.7（b ）分校准电路
图3.7所示为时钟电路的校准电路，a 是时校准电路，b 是分校准电路，两电路的原理和功能完全一样，元件略有差别。其原理就是利用组合门电路和RC 振荡电路，在屏蔽前级十位的进位信号的同时, 向后级个位的接受脉冲端INA 发出单次或者连续的脉冲，使得分和时计数器直接向前计数，从而实现时间的校准。
连接电路时原本直接连接的前级进位脉冲端和后级接受脉冲端被校准电路隔开但不是真的隔开，开关J2和S1断开时校准电路不工作。图3.7（a ）中的U23接的是稳定电源，用的是按钮式开关J2，一按一开松手即关，接通J2后U21可向时个位脉冲接收端发出单次脉冲，实现手动校时；图3.7（b ）中的U19接的是多谐振荡器的输出端，开关是普通开关S1，接通S1后多谐振荡器通过U18向分个位脉冲接收端发出连续脉冲，实现自动校时。
到此整个时钟电路的原理全部介绍完毕，下一页的图3.8就是这次设计的总电路图。
这次课程设计的目的是掌握数字电子计时器的基本设计方法，学会安装与调试由分立器件与集成电路组成的多级电子电路小系统，实际上就是对学过的课程的小小的演练，不做不知道一做吓一跳。虽然过去没做过，但是这些课程设计的题目乍一看并不难，只要掌握所学数电知识的内容就可以做出来。但是事情当然没有那么简单，首先第一步就遇到了困难，方案如何形成。如何才能实现计时，设计任务要求以时分秒计时，与我掌握的常识是一致的，但是关于怎么设计简直就是一头雾水。任务要求实现手动校时和自动校时功能，怎么实现，没有一点头绪。通过查阅图书馆和网上的资料，看看别人是怎么做的，终于对数字钟的大致结构有了一点了解，甚至这时候才知道一种功能需要一个完整的电路来实现，这时才能开始后面更加艰巨的步骤。从不了解到了解一点是一道坎儿，从了解一点到能够动手做又是一道坎儿，从动手做到做出一点成果又是一道坎儿，从出一点成果到最后做成功更是一个非常艰巨的过程。这次课程设计从各方面都是对一个人的考验，不管是用仿真软件设计电路还是写设计报告，考验的不只是对专业基础课的掌握情况，更是一个人的耐心、毅力和时间支配能力。专业课学艺不精，我为此交了大量学费，在设计的过程中遇到了更多的困难，教训十分深刻，在这种情况下关于耐心和毅力的考验也更加巨大。即便如此，我在设计的过程中还是感受到了乐趣，课程设计是一件比上课有趣的事情，因为这种形式让学生转被动为主动，不再被动接受知识的灌输，而是为达到一个目标亲自想方案实现想法，亲自想办法解决问题，人的主观能动性被调动起来。做课题需要用到一些软件，主要就是Multisim 和Word ，设计电路和撰写报告时对元件布局和文字排
版都有一定要求，所以一个设计做完，对于这些软件的特性和用法都会有更进一步的熟悉。因为是第一次做设计，所以最后做出来的东西只是在别人走过的路上再走一遍，几乎没有自己的想法，即便如此，起码整个过程都是自己亲手做的，每一个字都是自己亲手打的。马克思说量变引起质变，这个设计的过程就是一个量的积累，通过这样的实践我的能力虽然没有达到质的飞跃但是绝对得到了锻炼。
五．附录
表5.1 元器件明细表
六．参考文献
l. 李立主编. 电工学实验指导. 北京：高等教育出版社，2005 2. 高吉祥主编. 电子技术基础实验与课程设计. 北京：电子工业出版社，2004
3. 谢云，等编著. 现代电子技术实践课程指导. 北京：机械工业出版社，2003
数字电子钟设计报告
目录
一. 设计任务和要求··································(1)
二．设计方案的选择与论证···························(2)
三．电路设计计算与分析·····························(5)
四．总结及心得····································(15)
五．附录··········································(16)
六．参考文献······································(17)
一. 设计任务和要求
1．设计目的
（1）掌握数字电子计时器的基本设计方法。
（2）学会安装与调试由分立器件与集成电路组成的多级电子电路小系统。 2．设计任务
（1）设计一个具有“时”、“分”、“秒”的十进制数字显示（“时”从00-23）的计时器；
（2）用中、小规模的数字逻辑器件搭建电路； （3）具有“手动校时”和“自动校时”功能。 3、设计要求
（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图（运用Multisim 电路仿真软件）；
（2）选择常用的电器元件（说明电器元件选择的过程和依据）； (3) 对电路进行局部或整体仿真分析；
（4）按照规范要求，按时提交课程设计报告（打印或手写），并完成相应答辩。
二. 设计方案的选择与论证
2.1数字电子钟的设计思路
时钟是生活中常见的物品，数字显示的电子表人们也非常熟悉。电子表的显示特点就是以“秒”为最基础的单位以一定的节奏和规律进行计时，另外无论是什么计时器都会有校准时间的功能。能够实现这些功能的电路，需要包括下面各部分内容。
首先需要有脉冲源，能产生稳定的时间脉冲信号，有多种方法可选，比较简单的有两种，一是用晶体振荡器产生几千赫兹的脉冲信号然后经分频器变成1Hz 的秒脉冲；二是用555定时器组成多谐振荡器直接输出频率为1Hz 的脉冲信号，本设计采用第二种方法。脉冲源产生的秒脉冲要输入到计数器中进行计数。时钟计时的规律为60秒为1分钟，60分为1小时，24小时为一天。小时计时有两种方法，即12小时制和24小时制，我们设计的要求是00-23时即为24小时制。要想实现以上要求的计时，就需要将计数器分别设计成两个60进制和一个24进制，各计数器输出信号通过译码器和驱动器到数字显示器，按照“时”、“分”、“秒”顺序显示出来。
计时器会有误差，就需要有校时电路来调整时间，校时电路一般分为自动校时和手动校时。自动校时可利用分频器输出的不同频率的脉冲实现自动快速的调整，手动校时可利用手动发出单次脉冲实现时间的校准。根据要求本次设计两种方法都会用到。
2.2数字电子钟的结构框图和工作原理
数字电子钟的结构框图如图2.1所示，电路分为四个部分，包括秒脉冲发生器、计数器、显示器和校准电路。
其中秒脉冲发生器是由一个555定时器和若干电阻电容组成的多谐振荡器，用来发出频率为1Hz 的秒脉冲以驱动计数器计数；计数器包括一个60进制秒计数器、一个60进制分计数器和一个24进制时计数器，用来实现时、分、秒计时；显示器包括七段数字显示器和译码电路，用以显示计数器输出的信号，用Multisim 软件仿真时直接用四管脚的DCD_HEX做显示器，省略译码电路；校准电路有两部分，即校准小时和校准分钟的部分，原理完全一样，由若干与非门、非门、电阻、电容组成，用按动开关的方法发出进位脉冲实现时和分的校准。
图2.1数字钟的结构框图
下面大概介绍数字钟电路的工作原理。
接通电路后，秒脉冲发生器开始工作，多谐振荡器是一种自激振荡器，接通电源后不需要外加触发信号就能够自动产生矩形
脉冲，本电路中的多谐振荡器经计算可以发出频率大约为1Hz 的矩形脉冲。脉冲送入秒个位计数器后，秒个位计数器开始计数，计到第十个数时秒十位计一，秒计数器计到59后再进一位清零，同时分个位计数器计一，以此类推到23:59:59后再进一位全部清零，这样就能实现一天24小时，一小时60分钟，一分钟60秒的计时。计数器输出的信号经过译码器输入到显示器中实现时间的显示。电源刚接通时时分秒显示器显示的可能是任意数值，或者计时器会出现偏差，这时就需要校时，本电路采用了非常简单的方法，当校准电路的开关接通时，进位信号的脉冲被屏蔽，同时给需要调整的计数器一个脉冲以实现校时。校准电路1和校准电路2的原理完全一样，只是元件和操作上略有区别，前者实现的是自动校时后者实现的是手动校时。
三. 电路设计计算与分析
上一部分内容简单描述了一下数字钟设计思路的产生过程以及电路的基本结构和原理，其中讲到了本时钟电路包括四大部分，秒脉冲发生器、计数器、显示器和校准电路，接下来将会就各部分的组成和原理做详细的分析。
3.1秒脉冲发生器
秒信号电路是时钟电路非常重要的一部分，它的精度决定了数字钟的准度，通常使用晶体振荡器发出脉冲经过分频获得1Hz 的秒脉冲。本次设计采用的是多谐振荡器。
2
R S V C C O U T
U14
C O T R T H G N D
D I LM555CM
图3.1 555定时器管脚图
如图3. 1所示为555定时器的管脚图，555定时器由两个比较器、SR 锁存器和集电极开路的放电三极管三部分组成，2和6管脚分别是两个比较器的输入端，4是置零输入端，8接电源，1端接地，3是输出端，用来接到秒个位的脉冲输入端。
由555定时器接成的多谐振荡器如图3.2所示，此电路可以为时钟提供秒脉冲信号，也可为自动校时电路提供脉冲。
图3.2多谐振荡器
根据所学数字电子技术的知识，上图中多谐振荡器的振荡周期为T=[(R1+1/2R3)+2(R5+1/2R3)]*C5*Ln2。由f=1/T可得振荡频率f=1/[(R1+1/2R3)+2(R5+1/2R3)]*C5*Ln2，电路中没有使用分频器，需要振荡器直接产生1Hz 的脉冲，经过计算R1=20kΩ，R3=20KΩ，R5=50KΩ，C5=10uF时多谐振荡器发出的脉冲频率大约为1Hz 。但是在仿真的过程中这样的参数无法达到明显的效果，这时减小容值或阻值可以提高频率让仿真效果好一些，比如把C5的值改为82nF 可提高频率，使仿真效果接近真实节奏。
3.2计数器
计数器在电路中也很重要，它保证了电路以时分秒的方式显示时间。秒信号经过秒分时计数器之后分别传到显示电路实现数
字显示时间，包括两个60进制计数器和一个24进制计数器。
3.2.1分秒计数器
如图3.3所示是一个60进制计数器，由两片74LS90芯片组成，U9实现十进制，U10实现6进制。其中INA 是脉冲信号接收端，与前一级输出信号或者脉冲源相连，INB 与本级输出端QA 相连。个位芯片R01、R02、R91、R92分别接地以实现十进制计数，十位芯片的R01、R02分别接本级芯片的QC 和QB ，R91、R92接地以实现六进制计数。图中所示为计数器计到59时显示器的状态，再进一位计数器将会全部归零重新计数。QA 、QB 、QC 、QD 代表四位二进制数分别接入译码器的四位输入端以实现数字的显示。
图3.3 60进制计数器
如图3.4电路是由两级60进制计数器组成的分秒计数器，两级计数器完全一样，只要将U3与U2相连就可实现分秒计时，连接方法是将U3的INA 端与U2的QC 端相连。秒计数器走到59再进一位会给分个位一个进位脉冲，分个位计1，然后等待下一个进位脉冲直到60个。图中显示的是59分59秒的状态，再进一位计数器又将全部清零重新计数。
分秒计数器全部清零的同时，分十位也将给时个位一个进位脉冲，使时计数器向前计数，下面将介绍时计数器的原理。
3.2.2时计数器
时计数器也是由两片74LS90组成的，其原理与分秒计数器相似，只是实现的进制数不一样。
图3.5 24进制计数器（时计数器）
如图3.5是一个由两片74LS90组成的24进制计数器，因为要实现24进制计数所以与60进制计数器接法有些不同，但是只需改变个别管脚的连接。INA 脚依然是脉冲信号接收端，时计数器不需要输入秒脉冲输入所以INA 直接与前一级的输出端相连，U10的INA 与U9的QD 相连，U9的INA 与分十位的输出端QC 相连。INB 还是与本级输出端QA 相连。R91和R92依然接地，时十位的R01同时与时个位的R02和本级输出端的QB 连接，十个位的R01同时与时十位的R02和本级输出端QC 相连接。QA 、QB 、QC 、QD 还是与译码器的四个输入端相连。
24进制计数器并不能十位二进制，个位四进制，那样只能计八个数就清零了，而是十位计到0010同时个位计到0100的情况下清零，这样就计满了24个数。图3.5所示的电路实现了这样的功能，个位计到9后再进一位会给十位一个进位脉冲，十位计1。当十位已经是2，个位已经计到3时（如图3.5），分十位再给一个进位脉冲时，时计数器将会清零。最后的总电路图3.8中，计数器已经计到了23:59:59，多谐振荡器再给一个脉冲，同时秒个位会给秒十位一个进位脉冲，以此类推最后分十位会给时计数器一个进位脉冲，就像多米诺骨牌一样，整个计数器将会全部归零重新从00：00：00开始计数，这样就完成了24小时的计时。
3.3显示器
显示器的作用就是让我们能够直观的看到数字钟的计时情况，在3.2中有好几个图中出现了显示器的身影。本次设计中使用的显示器是模拟的四管脚显示器DCD_HEX，省略了译码器的部分，实际上DCD_HEX显示器是七段数字显示器和译码器的合成元件。
图3.6七段数字显示器与译码器
DCD_HEX不是一个实际的元件型号，不能对号进行具体分析，但是其内部结构和功能与图3.6所示电路相似，可以做大概分析。图中所示电路是一个共阴极七段显示器与译码器组成的显示器。图中译码器为74LS48，其输出管脚ABCDEFG 分别对应与七段显示器的管脚相连，输入管脚ABCD 与编码器即计数器的输出端根据电路情况从低位到高位连接，从而实现对时钟计数器的译码和显示。
3.4校准电路
校准电路也是时钟电路中不可缺少的部分，电源刚接通时显示的数字可能是任意值或者时钟会有误差，这时需要校准电路进行调节。
图3.7（b ）分校准电路
图3.7所示为时钟电路的校准电路，a 是时校准电路，b 是分校准电路，两电路的原理和功能完全一样，元件略有差别。其原理就是利用组合门电路和RC 振荡电路，在屏蔽前级十位的进位信号的同时, 向后级个位的接受脉冲端INA 发出单次或者连续的脉冲，使得分和时计数器直接向前计数，从而实现时间的校准。
连接电路时原本直接连接的前级进位脉冲端和后级接受脉冲端被校准电路隔开但不是真的隔开，开关J2和S1断开时校准电路不工作。图3.7（a ）中的U23接的是稳定电源，用的是按钮式开关J2，一按一开松手即关，接通J2后U21可向时个位脉冲接收端发出单次脉冲，实现手动校时；图3.7（b ）中的U19接的是多谐振荡器的输出端，开关是普通开关S1，接通S1后多谐振荡器通过U18向分个位脉冲接收端发出连续脉冲，实现自动校时。
到此整个时钟电路的原理全部介绍完毕，下一页的图3.8就是这次设计的总电路图。
这次课程设计的目的是掌握数字电子计时器的基本设计方法，学会安装与调试由分立器件与集成电路组成的多级电子电路小系统，实际上就是对学过的课程的小小的演练，不做不知道一做吓一跳。虽然过去没做过，但是这些课程设计的题目乍一看并不难，只要掌握所学数电知识的内容就可以做出来。但是事情当然没有那么简单，首先第一步就遇到了困难，方案如何形成。如何才能实现计时，设计任务要求以时分秒计时，与我掌握的常识是一致的，但是关于怎么设计简直就是一头雾水。任务要求实现手动校时和自动校时功能，怎么实现，没有一点头绪。通过查阅图书馆和网上的资料，看看别人是怎么做的，终于对数字钟的大致结构有了一点了解，甚至这时候才知道一种功能需要一个完整的电路来实现，这时才能开始后面更加艰巨的步骤。从不了解到了解一点是一道坎儿，从了解一点到能够动手做又是一道坎儿，从动手做到做出一点成果又是一道坎儿，从出一点成果到最后做成功更是一个非常艰巨的过程。这次课程设计从各方面都是对一个人的考验，不管是用仿真软件设计电路还是写设计报告，考验的不只是对专业基础课的掌握情况，更是一个人的耐心、毅力和时间支配能力。专业课学艺不精，我为此交了大量学费，在设计的过程中遇到了更多的困难，教训十分深刻，在这种情况下关于耐心和毅力的考验也更加巨大。即便如此，我在设计的过程中还是感受到了乐趣，课程设计是一件比上课有趣的事情，因为这种形式让学生转被动为主动，不再被动接受知识的灌输，而是为达到一个目标亲自想方案实现想法，亲自想办法解决问题，人的主观能动性被调动起来。做课题需要用到一些软件，主要就是Multisim 和Word ，设计电路和撰写报告时对元件布局和文字排
版都有一定要求，所以一个设计做完，对于这些软件的特性和用法都会有更进一步的熟悉。因为是第一次做设计，所以最后做出来的东西只是在别人走过的路上再走一遍，几乎没有自己的想法，即便如此，起码整个过程都是自己亲手做的，每一个字都是自己亲手打的。马克思说量变引起质变，这个设计的过程就是一个量的积累，通过这样的实践我的能力虽然没有达到质的飞跃但是绝对得到了锻炼。
五．附录
表5.1 元器件明细表
六．参考文献
l. 李立主编. 电工学实验指导. 北京：高等教育出版社，2005 2. 高吉祥主编. 电子技术基础实验与课程设计. 北京：电子工业出版社，2004
3. 谢云，等编著. 现代电子技术实践课程指导. 北京：机械工业出版社，2003