电脑硬件入门知识全解之二：内存篇！2008-01-12 00:56电脑硬件入门知识全解之二：内存篇！
内存对整体运行速度是很有影响的，2.4G的P4如果只有128M的内存还比不上1.7G的384M赛扬，可见内存影响很大，也许256的赛扬也可以比得上2.4G的P4，可能，后者没试过。。。下面具体说说内存方面。。。
还是写一下顺序吧：动态随机存取内存 DRAM，随机存取内存RAM，内存双通道，延迟描述(CL)，SPD ，DDR1(2，3)
======================================================
动态随机存取内存 DRAM：
DRAM 是Dynamic Random Access Memory 的缩写，通常是计算机内的主存储器，它是而用电容来做储存动作，但因电容本身有漏电问题，所以内存内的资料须持续地存取不然资料会不见
======================================================
随机存取内存RAM：
随机存取内存RAM ( Random Access Memory)：RAM是可被读取和写入的内存，我们在写资料到RAM内存时也同时可从RAM读取资料，这和ROM内存有所不同。但是RAM必须由稳定流畅的电力来保持它本身的稳定性，所以一旦把电源关闭则原先在RAM里头的资料将随之消失。 ============================================================
内存双通道：
双通道内存技术其实是一种内存控制和管理技术，它依赖于芯片组的内存控制器发生作用，在理论上能够使两条同等规格内存所提供的带宽增长一倍。它并不是什么新技术，早就被应用于服务器和工作站系统中了，只是为了解决台式机日益窘迫的内存带宽瓶颈问题它才走到了台式机主板技术的前台。在几年前，英特尔公司曾经推出了支持双通道内存传输技术的i820芯片组，它与RDRAM内存构成了一对黄金搭档，所发挥出来的卓绝性能使其一时成为市场的最大亮点，但生产成本过高的缺陷却造成了叫好不叫座的情况，最后被市场所淘汰。由于英特尔已经放弃了对RDRAM的支持，所以目前主流芯片组的双通道内存技术均是指双通道DDR内存技术，主流双通道内存平台英特尔方面是英特尔 865、875系列，而AMD方面则是NVIDIA Nforce2系列。
双通道内存技术是解决CPU总线带宽与内存带宽的矛盾的低价、高性能的方案。现在CPU的FSB（前端总线频率）越来越高，英特尔 Pentium 4比AMD Athlon XP对内存带宽具有高得多的需求。英特尔 Pentium 4处理器与北桥芯片的数据传输采用QDR（Quad Data Rate，四次数据传输）技术，其FSB是外频的4倍。英特尔 Pentium 4的FSB分别是400、533、800MHz，总线带宽分别是3.2GB/sec，4.2GB/sec和6.4GB/sec，而DDR 266/DDR 333/DDR 400所能提供的内存带宽分别是2.1GB/sec，2.7GB/sec和3.2GB/sec。在单通道内存模式下，DDR内存无法提供CPU所需要的数据带宽从而成为系统的性能瓶颈。而在双通道内存模式下，双通道
DDR 266、DDR 333、DDR 400所能提供的内存带宽分别是4.2GB/sec，5.4GB/sec和6.4GB/sec，在这里可以看到，双通道DDR 400内存刚好可以满足800MHz FSB Pentium 4处理器的带宽需求。而对AMD Athlon XP平台而言，其处理器与北桥芯片的数据传输技术采用DDR（Double Data Rate，双倍数据传输）技术，FSB是外频的2倍，其对内存带宽的需求远远低于英特尔 Pentium 4平台，其FSB分别为266、333、400MHz，总线带宽分别是2.1GB/sec，2.7GB/sec和3.2GB/sec，使用单通道的DDR 266、DDR 333、DDR 400就能满足其带宽需求，所以在AMD K7平台上使用双通道DDR内存技术，可说是收效不多，性能提高并不如英特尔平台那样明显，对性能影响最明显的还是采用集成显示芯片的整合型主板。
NVIDIA推出的nForce芯片组是第一个把DDR内存接口扩展为128-bit的芯片组，随后英特尔在它的E7500服务器主板芯片组上也使用了这种双通道DDR内存技术，SiS和VIA也纷纷响应，积极研发这项可使DDR内存带宽成倍增长的技术。但是，由于种种原因，要实现这种双通道DDR（128 bit的并行内存接口）传输对于众多芯片组厂商来说绝非易事。DDR SDRAM内存和RDRAM内存完全不同，后者有着高延时的特性并且为串行传输方式，这些特性决定了设计一款支持双通道RDRAM内存芯片组的难度和成本都不算太高。但DDR SDRAM内存却有着自身局限性，它本身是低延时特性的，采用的是并行传输模式，还有最重要的一点：当DDR SDRAM工作频率高于400MHz时，其信号波形往往会出现失真问题，这些都为设计一款支持双通道DDR内存系统的芯片组带来不小的难度，芯片组的制造成本也会相应地提高，这些因素都制约着这项内存控制技术的发展。
普通的单通道内存系统具有一个64位的内存控制器，而双通道内存系统则有2个64位的内存控制器，在双通道模式下具有128bit的内存位宽，从而在理论上把内存带宽提高一倍。虽然双64位内存体系所提供的带宽等同于一个128位内存体系所提供的带宽，但是二者所达到效果却是不同的。双通道体系包含了两个独立的、具备互补性的智能内存控制器，理论上来说，两个内存控制器都能够在彼此间零延迟的情况下同时运作。比如说两个内存控制器，一个为A、另一个为B。当控制器B准备进行下一次存取内存的时候，控制器A就在读/写主内存，反之亦然。两个内存控制器的这种互补
支持双通道DDR内存技术的台式机芯片组，英特尔平台方面有英特尔的865P、865G、865GV、865PE、875P以及之后的915、925系列；VIA的PT880，ATI的Radeon 9100 IGP系列，SIS的SIIS 655，SIS 655FX和SIS 655TX；AMD平台方面则有VIA的KT880，NVIDIA的nForce2 Ultra 400，nForce2 IGP，nForce2 SPP及其以后的芯片。
AMD的64位CPU，由于集成了内存控制器，因此是否支持内存双通道看CPU就可以。目前AMD的台式机CPU，只有939接口的才支持内存双通道，754接口的不支持内存双通道。除了AMD的64位CPU，其他计算机是否可以支持内存双通道主要取决于主板芯片组，支持双通道的芯片组上边有描述，也可以查看主板芯片组资料。此外有些芯片组在理论上支持不同容量的内存条实现双通道，不过实际还是建议尽量使用参数一致的两条内存条。
内存双通道一般要求按主板上内存插槽的颜色成对使用，此外有些主板还要在BIOS做一下设置，一般主板说明书会有说明。当系统已经实现双通道后，有些主板在开机自检时会有提示，可以仔细看看。由于自检速度比较快，所以可能看不到。因此可以用一些软件查看，很多软
件都可以检查，比如cpu-z，比较小巧。在
===================================================
延迟描述(CL)：
CL反应时间是衡定内存的另一个标志。CL是CAS Latency的缩写，指的是内存存取数据所需的延迟时间，简单的说，就是内存接到CPU的指令后的反应速度。一般的参数值是2和3两种。数字越小，代表反应所需的时间越短。在早期的PC133内存标准中，这个数值规定为3，而在Intel重新制订的新规范中，强制要求CL的反应时间必须为2，这样在一定程度上，对于内存厂商的芯片及PCB的组装工艺要求相对较高，同时也保证了更优秀的品质。因此在选购品牌内存时，这是一个不可不察的因素。
还有另的诠释：
内存延迟基本上可以解释成是系统进入数据进行存取操作就绪状态前等待内存响应的时间。
打个形象的比喻，就像你在餐馆里用餐的过程一样。你首先要点菜，然后就等待服务员给你上菜。同样的道理，内存延迟时间设置的越短，电脑从内存中读取数据的速度也就越快，进而电脑其他的性能也就越高。
这条规则双双适用于基于英特尔以及AMD处理器的系统中。由于没有比2-2-2-5更低的延迟，因此国际内存标准组织认为以现在的动态内存技术还无法实现0或者1的延迟。
通常情况下，我们用4个连着的阿拉伯数字来表示一个内存延迟，例如2-2-2-5。其中，第一个数字最为重要，它表示的是CAS Latency,也就是内存存取数据所需的延迟时间。第二个数字表示的是RAS-CAS延迟，接下来的两个数字分别表示的是RAS预充电时间和Act-to-Precharge延迟。而第四个数字一般而言是它们中间最大的一个。
如图所示，我们可以看到Crucial DDR333内存的延迟图表。通过这张图表，我们可以看出延迟数字所表示的含义。以最上面的CL===2的内存为例，图中分别有CAS2，CAS2.5以及CAS3三种延时。注意垂直的虚线，它表示的是时钟信号的上升沿或下降沿。由于这是一款DDR内存，因此，一个时钟周期内含有两个点。
CAS latency是注册读取命令到第一个输出数据之间的延迟。CAS latency的单位是时钟周期。
一块延迟设置为2-2-2-5的DDR内存，其性能要高出延迟为3-4-4-8的DIMM。这是因为前者接收到一条指令，找回数据以及送回数据的延迟要比后者要短。
体现在BIOS设置里，还有很多相关的选项：
在BIOS主界面的 Advanced Chipset Features 选项子界面中大家可以看到：
SDRAM Frequency
Configure SDRAM Timing by SPD
SDRAM CAS# Latency 简称CL
SDRAM RAS# Precharge 简称TRP
SDRAM RAS# to CAS# Delay 简称TRCD
SDRAM Precharge Delay 简称TRAS
SDRAM Burst Length 简称BL
具体在选项的描述上可能有差异，更多详细请参考附录1。
其实内存延迟的调节一定意义上也是超频的一种手段，但是它是在最低危险程度下根据内存的自身条件做出的调节，也就是说，在内存的反应程度上调节内存的工作的状态，叫它少休息，多工作，所以长期调整内存延迟对内存本身还有一定伤害的。事先声明，并非延迟越小内存性能越高，因为CL-TRP-TRCD-TRAS这四个数值是配合使用的，相互影响的程度非常大，并且也不是数值最大时其性能也最差，那么更加合理的配比参数成为了我们至关重要的一个环节。
=======================================
ECC：
内存延迟基本上可以解释成是系统进入数据进行存取操作就绪状态前等待内存响应的时间。
打个形象的比喻，就像你在餐馆里用餐的过程一样。你首先要点菜，然后就等待服务员给你上菜。同样的道理，内存延迟时间设置的越短，电脑从内存中读取数据的速度也就越快，进而电脑其他的性能也就越高。
这条规则双双适用于基于英特尔以及AMD处理器的系统中。由于没有比2-2-2-5更低的延迟，因此国际内存标准组织认为以现在的动态内存技术还无法实现0或者1的延迟。
通常情况下，我们用4个连着的阿拉伯数字来表示一个内存延迟，例如2-2-2-5。其中，第一个数字最为重要，它表示的是CAS Latency,也就是内存存取数据所需的延迟时间。第二个数字表示的是RAS-CAS延迟，接下来的两个数字分别表示的是RAS预充电时间和Act-to-Precharge延迟。而第四个数字一般而言是它们中间最大的一个。
CAS latency是注册读取命令到第一个输出数据之间的延迟。CAS latency的单位是时钟周期。
一块延迟设置为2-2-2-5的DDR内存，其性能要高出延迟为3-4-4-8的DIMM。这是因为前者接收到一条指令，找回数据以及送回数据的延迟要比后者要短。
=============================================
SPD：SPD（Serial Presence Detect），笔者翻译为
SPD是一组关于内存模组的配置信息，如P-Bank数量、电压、行地址/列地址数量、位宽、各种主要操作时序（如CL、tRCD、tRP、tRAS等）......它们存放在一个容量为256字节的EEPROM（ElectricallyErasableProgrammableReadOnlyMemory，电擦除可编程只读存储器）中。
实际上在SPD中，JEDEC规定的标准信息只用了128个字节（还有128字节，属于厂商自己的专用区）。一般的，一个字节至少对应一种参数，有的参数需要多个字节来表述（如产品续列号，生产商在JEDEC组织中的代码）。
其中，一个字节中的每个bit都可能用来表示这一参数的具体数值。由于SPD的信息很多，在此就不一一列出了，有兴趣的读者可以参阅相关文档。
SPD内的时序信息由模组生产商根据所使用的内存芯片的特点编写并写入至EEPROM，主要用途就是协助北桥芯片精确调整内存的物理/时序参数，以达到最佳的使用效果。如果在BIOS中将内存设置选项定为
那么在开机时，北桥会根据SPD中的参数信息来自动配置相应的内存时序与控制寄存器，避免人为出现调校错误而引起故障。当然，对于DIYer来说，也可以自由调整时序与控制参数（物理参数仍要借助SPD或北桥自己检测来确定）。
=======================================
DDR:
以往的SDRAM都只是单面取数据，而现在的DDR可以实现双面存取，速度当然快多啦，简单地说就是双通道内存的意思。
DDR内存现在已成为内存市场中新的宠儿，因其合理的性价比从其诞生以来一直受到人们热烈的期望，希望这一新的内存产品全面提升系统的处理速度和带宽，就连对Rambus抱有无限希望的Intel公司也向外界宣布将以最快的速度生产支持DDR内存的新一代P4系统。不难看出，DDR真的是大势所趋。
近来市场上已闻诸多厂商开始陆续推出自己的DDR内存产品，国际上少数内存生产商之一的金士顿公司（Kingston）其实在去年年底就已完成了批量生产DDR内存的生产线的建设，现在金士顿公司(Kingston)已准备开始向全球接受订单开始大量供货了。
那么究竟什么是DDR内存呢？其技术优势又在何处呢？请让我们先了解一下这样新的事物。 DDR是Double Data Rate SDRAM的缩写（双倍数据速率）。DDR SDRAM内存技术是从主流的PC66，PC100，PC133 SDRAM技术发展而来。这一新技术使新一代的高性能计算机系统成为可能，包括台式机、工作站、服务器、便携式，也包括新的通信产品，如路由器。DDR内存目前被广泛应用于高性能图形适配器。
DDR DIMMs与SDRAM DIMMs的物理元数相同，但两侧的线数不同，DDR应用184pins，而SDRAM则应用168pins。因此，DDR内存不向后兼容SDRAM，要求专为DDR设计的主板与系统。 DDR内存技术是成熟的PC100和PC133SDRAM技术的革命性进步。DDR内存芯片由半导体制造商用现有的晶圆片，程序及测试设备生产，从而降低了内存芯片的成本。Kingston能够利用其现有的制造与测试设备在全球范围内提供DDR模块。
主要的技术及芯片公司，包括Intel, AMD, Via Technology, Acer Labs (Ali), Silicon Integrated Systems (SiS), nVidia, ATI,及ServerWorks都已宣布支持DDR内存。主板及系统支持DDR内存在2000的Q4中已获引进，在2001年被大量采用。
DDR DIMM的规范由JEDEC定案。JEDEC是电子行业联盟的半导体工业标准化组织。大约300家会员公司提交行业中每一环节的标准，积极合作来发展符合行业需求的标准体系。Kingston是JEDEC的长期会员，并且是JEDEC的理事会成员
======================================================
DDR2：
===================================================
DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预
读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。
此外，由于DDR2标准规定所有DDR2内存均采用FBGA封装形式，而不同于目前广泛应用在DDR上的TSOP/TSOP-II封装形式，FBGA封装可以提供了更为良好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了坚实的基础。回想起DDR的发展历程，从第一代应用到个人电脑的DDR200经过DDR266、DDR333到今天的双通道DDR400技术，第一代DDR的发展也走到了技术的极限，已经很难通过常规办法提高内存的工作速度；随着Intel最新处理器技术的发展，前端总线对内存带宽的要求是越来越高，拥有更高更稳定运行频率的DDR2内存将是大势所趋。
DDR2与DDR的区别：
1、延迟问题：
从上表可以看出，在同等核心频率下，DDR2的实际工作频率是DDR的两倍。这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。换句话说，虽然DDR2和DDR一样，都采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说，在同样100MHz的工作频率下，DDR的实际频率为200MHz，而DDR2则可以达到400MHz。
这样也就出现了另一个问题：在同等工作频率的DDR和DDR2内存中，后者的内存延时要慢于前者。举例来说，DDR 200和DDR2-400具有相同的延迟，而后者具有高一倍的带宽。实际上，DDR2-400和DDR 400具有相同的带宽，它们都是3.2GB/s，但是DDR400的核心工作频率是200MHz，而DDR2-400的核心工作频率是100MHz，也就是说DDR2-400的延迟要高于DDR400。
2、封装和发热量：
DDR2内存技术最大的突破点其实不在于用户们所认为的两倍于DDR的传输能力，而是在采用更低发热量、更低功耗的情况下，DDR2可以获得更快的频率提升，突破标准DDR的400MHZ限制。
DDR内存通常采用TSOP芯片封装形式，这种封装形式可以很好的工作在200MHz上，当频率更高时，它过长的管脚就会产生很高的阻抗和寄生电容，这会影响它的稳定性和频率提升的难度。这也就是DDR的核心频率很难突破275MHZ的原因。而DDR2内存均采用FBGA封装形式。不同于目前广泛应用的TSOP封装形式，FBGA封装提供了更好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。
DDR2内存采用1.8V电压，相对于DDR标准的2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。
DDR2采用的新技术：
除了以上所说的区别外，DDR2还引入了三项新的技术，它们是OCD、ODT和Post CAS。
OCD（Off-Chip Driver）：也就是所谓的离线驱动调整，DDR II通过OCD可以提高信号的完整性。DDR II通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。
ODT：ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自已的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用DDR2不但可以降低主板成本，还得到了最佳的信号品质，这是DDR不能比拟的。
Post CAS：它是为了提高DDR II内存的利用效率而设定的。在Post CAS操作中，CAS信号（读写/命令）能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟（Additive Latency）后面保持有效。原来的tRCD（RAS到CAS和延迟）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。
总的来说，DDR2采用了诸多的新技术，改善了DDR的诸多不足。
DDR3与DDR2的区别：
1、逻辑Bank数量
DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。
2、封装（Packages）
DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。
3、突发长度（BL，Burst Length）
由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL===4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL===4的读取操作加上一个BL===4的写入操作来合成一个BL===8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
3、寻址时序（Timing）
就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间，而DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数===写入延迟（CWD），这一参数将根据具体的工作频率而定。
4、新增功能===重置（Reset）
重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界已经很早以前就要求增这一功能，如今终于在DDR3身上实现。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所以有数据接收与发送器都将关闭。所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。
5、新增功能===ZQ校准
ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（ODCE，On-Die Calibration Engine）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令之后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。
6、参考电压分成两个
对于内存系统工作非常重要的参考电压信号VREF，在DDR3系统中将分为两个信号。一个是为命令与地址信号服务的VREFCA，另一个是为数据总线服务的VREFDQ，它将有效的提高系统数据总线的信噪等级。
7、根据温度自动自刷新（SRT，Self-Refresh Temperature）
为了保证所保存的数据不丢失，DRAM必须定时进行刷新，DDR3也不例外。不过，为了最大的节省电力，DDR3采用了一种新型的自动自刷新设计（ASR，Automatic Self-Refresh）。当开始ASR之后，将通过一个内置于DRAM芯片的温度传感器来控制刷新的频率，因为刷新频率高的话，消电就大，温度也随之升高。而温度传感器则在保证数据不丢失的情况下，尽量减少刷新频率，降低工作温度。不过DDR3的ASR是可选设计，并不见得市场上的DDR3内存都支持这一功能，因此还有一个附加的功能就是自刷新温度范围（SRT，Self-Refresh Temperature）。通过模式寄存器，可以选择两个温度范围，一个是普通的的温度范围（例如0℃至85℃），另一个是扩展温度范围，比如最高到95℃。对于DRAM内部设定的这两种温度范围，DRAM将以恒定的频率和电流进行刷新操作。
8、局部自刷新（RASR，Partial Array Self-Refresh）
这是DDR3的一个可选项，通过这一功能，DDR3内存芯片可以只刷新部分逻辑Bank，而不是全部刷新，从而最大限度的减少因自刷新产生的电力消耗。这一点与移动型内存（Mobile DRAM）的设计很相似。
9、点对点连接（P2P，Point-to-Point）
这是为了提高系统性能而进行了重要改动，也是与DDR2系统的一个关键区别。在DDR3系统中，一个内存控制器将只与一个内存通道打交道，而且这个内存通道只能一个插槽。因此内存控制器与DDR3内存模组之间是点对点（P2P，Point-to-Point）的关系（单物理Bank的模组），或者是点对双点（P22P，Point-to-two-Point）的关系（双物理Bank的模组），从而大大减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。不过目前有关DDR3内存模组的标准制定工作刚开始，引脚设计还没有最终确定。
除了以上9点之外，DDR3还在功耗管理，多用途寄存器方面有新的设计，但由于仍入于讨论阶段，且并不是太重要的功能，在此就不详细介绍了
电脑硬件入门知识全解之二：内存篇！2008-01-12 00:56电脑硬件入门知识全解之二：内存篇！
内存对整体运行速度是很有影响的，2.4G的P4如果只有128M的内存还比不上1.7G的384M赛扬，可见内存影响很大，也许256的赛扬也可以比得上2.4G的P4，可能，后者没试过。。。下面具体说说内存方面。。。
还是写一下顺序吧：动态随机存取内存 DRAM，随机存取内存RAM，内存双通道，延迟描述(CL)，SPD ，DDR1(2，3)
======================================================
动态随机存取内存 DRAM：
DRAM 是Dynamic Random Access Memory 的缩写，通常是计算机内的主存储器，它是而用电容来做储存动作，但因电容本身有漏电问题，所以内存内的资料须持续地存取不然资料会不见
======================================================
随机存取内存RAM：
随机存取内存RAM ( Random Access Memory)：RAM是可被读取和写入的内存，我们在写资料到RAM内存时也同时可从RAM读取资料，这和ROM内存有所不同。但是RAM必须由稳定流畅的电力来保持它本身的稳定性，所以一旦把电源关闭则原先在RAM里头的资料将随之消失。 ============================================================
内存双通道：
双通道内存技术其实是一种内存控制和管理技术，它依赖于芯片组的内存控制器发生作用，在理论上能够使两条同等规格内存所提供的带宽增长一倍。它并不是什么新技术，早就被应用于服务器和工作站系统中了，只是为了解决台式机日益窘迫的内存带宽瓶颈问题它才走到了台式机主板技术的前台。在几年前，英特尔公司曾经推出了支持双通道内存传输技术的i820芯片组，它与RDRAM内存构成了一对黄金搭档，所发挥出来的卓绝性能使其一时成为市场的最大亮点，但生产成本过高的缺陷却造成了叫好不叫座的情况，最后被市场所淘汰。由于英特尔已经放弃了对RDRAM的支持，所以目前主流芯片组的双通道内存技术均是指双通道DDR内存技术，主流双通道内存平台英特尔方面是英特尔 865、875系列，而AMD方面则是NVIDIA Nforce2系列。
双通道内存技术是解决CPU总线带宽与内存带宽的矛盾的低价、高性能的方案。现在CPU的FSB（前端总线频率）越来越高，英特尔 Pentium 4比AMD Athlon XP对内存带宽具有高得多的需求。英特尔 Pentium 4处理器与北桥芯片的数据传输采用QDR（Quad Data Rate，四次数据传输）技术，其FSB是外频的4倍。英特尔 Pentium 4的FSB分别是400、533、800MHz，总线带宽分别是3.2GB/sec，4.2GB/sec和6.4GB/sec，而DDR 266/DDR 333/DDR 400所能提供的内存带宽分别是2.1GB/sec，2.7GB/sec和3.2GB/sec。在单通道内存模式下，DDR内存无法提供CPU所需要的数据带宽从而成为系统的性能瓶颈。而在双通道内存模式下，双通道
DDR 266、DDR 333、DDR 400所能提供的内存带宽分别是4.2GB/sec，5.4GB/sec和6.4GB/sec，在这里可以看到，双通道DDR 400内存刚好可以满足800MHz FSB Pentium 4处理器的带宽需求。而对AMD Athlon XP平台而言，其处理器与北桥芯片的数据传输技术采用DDR（Double Data Rate，双倍数据传输）技术，FSB是外频的2倍，其对内存带宽的需求远远低于英特尔 Pentium 4平台，其FSB分别为266、333、400MHz，总线带宽分别是2.1GB/sec，2.7GB/sec和3.2GB/sec，使用单通道的DDR 266、DDR 333、DDR 400就能满足其带宽需求，所以在AMD K7平台上使用双通道DDR内存技术，可说是收效不多，性能提高并不如英特尔平台那样明显，对性能影响最明显的还是采用集成显示芯片的整合型主板。
NVIDIA推出的nForce芯片组是第一个把DDR内存接口扩展为128-bit的芯片组，随后英特尔在它的E7500服务器主板芯片组上也使用了这种双通道DDR内存技术，SiS和VIA也纷纷响应，积极研发这项可使DDR内存带宽成倍增长的技术。但是，由于种种原因，要实现这种双通道DDR（128 bit的并行内存接口）传输对于众多芯片组厂商来说绝非易事。DDR SDRAM内存和RDRAM内存完全不同，后者有着高延时的特性并且为串行传输方式，这些特性决定了设计一款支持双通道RDRAM内存芯片组的难度和成本都不算太高。但DDR SDRAM内存却有着自身局限性，它本身是低延时特性的，采用的是并行传输模式，还有最重要的一点：当DDR SDRAM工作频率高于400MHz时，其信号波形往往会出现失真问题，这些都为设计一款支持双通道DDR内存系统的芯片组带来不小的难度，芯片组的制造成本也会相应地提高，这些因素都制约着这项内存控制技术的发展。
普通的单通道内存系统具有一个64位的内存控制器，而双通道内存系统则有2个64位的内存控制器，在双通道模式下具有128bit的内存位宽，从而在理论上把内存带宽提高一倍。虽然双64位内存体系所提供的带宽等同于一个128位内存体系所提供的带宽，但是二者所达到效果却是不同的。双通道体系包含了两个独立的、具备互补性的智能内存控制器，理论上来说，两个内存控制器都能够在彼此间零延迟的情况下同时运作。比如说两个内存控制器，一个为A、另一个为B。当控制器B准备进行下一次存取内存的时候，控制器A就在读/写主内存，反之亦然。两个内存控制器的这种互补
支持双通道DDR内存技术的台式机芯片组，英特尔平台方面有英特尔的865P、865G、865GV、865PE、875P以及之后的915、925系列；VIA的PT880，ATI的Radeon 9100 IGP系列，SIS的SIIS 655，SIS 655FX和SIS 655TX；AMD平台方面则有VIA的KT880，NVIDIA的nForce2 Ultra 400，nForce2 IGP，nForce2 SPP及其以后的芯片。
AMD的64位CPU，由于集成了内存控制器，因此是否支持内存双通道看CPU就可以。目前AMD的台式机CPU，只有939接口的才支持内存双通道，754接口的不支持内存双通道。除了AMD的64位CPU，其他计算机是否可以支持内存双通道主要取决于主板芯片组，支持双通道的芯片组上边有描述，也可以查看主板芯片组资料。此外有些芯片组在理论上支持不同容量的内存条实现双通道，不过实际还是建议尽量使用参数一致的两条内存条。
内存双通道一般要求按主板上内存插槽的颜色成对使用，此外有些主板还要在BIOS做一下设置，一般主板说明书会有说明。当系统已经实现双通道后，有些主板在开机自检时会有提示，可以仔细看看。由于自检速度比较快，所以可能看不到。因此可以用一些软件查看，很多软
件都可以检查，比如cpu-z，比较小巧。在
===================================================
延迟描述(CL)：
CL反应时间是衡定内存的另一个标志。CL是CAS Latency的缩写，指的是内存存取数据所需的延迟时间，简单的说，就是内存接到CPU的指令后的反应速度。一般的参数值是2和3两种。数字越小，代表反应所需的时间越短。在早期的PC133内存标准中，这个数值规定为3，而在Intel重新制订的新规范中，强制要求CL的反应时间必须为2，这样在一定程度上，对于内存厂商的芯片及PCB的组装工艺要求相对较高，同时也保证了更优秀的品质。因此在选购品牌内存时，这是一个不可不察的因素。
还有另的诠释：
内存延迟基本上可以解释成是系统进入数据进行存取操作就绪状态前等待内存响应的时间。
打个形象的比喻，就像你在餐馆里用餐的过程一样。你首先要点菜，然后就等待服务员给你上菜。同样的道理，内存延迟时间设置的越短，电脑从内存中读取数据的速度也就越快，进而电脑其他的性能也就越高。
这条规则双双适用于基于英特尔以及AMD处理器的系统中。由于没有比2-2-2-5更低的延迟，因此国际内存标准组织认为以现在的动态内存技术还无法实现0或者1的延迟。
通常情况下，我们用4个连着的阿拉伯数字来表示一个内存延迟，例如2-2-2-5。其中，第一个数字最为重要，它表示的是CAS Latency,也就是内存存取数据所需的延迟时间。第二个数字表示的是RAS-CAS延迟，接下来的两个数字分别表示的是RAS预充电时间和Act-to-Precharge延迟。而第四个数字一般而言是它们中间最大的一个。
如图所示，我们可以看到Crucial DDR333内存的延迟图表。通过这张图表，我们可以看出延迟数字所表示的含义。以最上面的CL===2的内存为例，图中分别有CAS2，CAS2.5以及CAS3三种延时。注意垂直的虚线，它表示的是时钟信号的上升沿或下降沿。由于这是一款DDR内存，因此，一个时钟周期内含有两个点。
CAS latency是注册读取命令到第一个输出数据之间的延迟。CAS latency的单位是时钟周期。
一块延迟设置为2-2-2-5的DDR内存，其性能要高出延迟为3-4-4-8的DIMM。这是因为前者接收到一条指令，找回数据以及送回数据的延迟要比后者要短。
体现在BIOS设置里，还有很多相关的选项：
在BIOS主界面的 Advanced Chipset Features 选项子界面中大家可以看到：
SDRAM Frequency
Configure SDRAM Timing by SPD
SDRAM CAS# Latency 简称CL
SDRAM RAS# Precharge 简称TRP
SDRAM RAS# to CAS# Delay 简称TRCD
SDRAM Precharge Delay 简称TRAS
SDRAM Burst Length 简称BL
具体在选项的描述上可能有差异，更多详细请参考附录1。
其实内存延迟的调节一定意义上也是超频的一种手段，但是它是在最低危险程度下根据内存的自身条件做出的调节，也就是说，在内存的反应程度上调节内存的工作的状态，叫它少休息，多工作，所以长期调整内存延迟对内存本身还有一定伤害的。事先声明，并非延迟越小内存性能越高，因为CL-TRP-TRCD-TRAS这四个数值是配合使用的，相互影响的程度非常大，并且也不是数值最大时其性能也最差，那么更加合理的配比参数成为了我们至关重要的一个环节。
=======================================
ECC：
内存延迟基本上可以解释成是系统进入数据进行存取操作就绪状态前等待内存响应的时间。
打个形象的比喻，就像你在餐馆里用餐的过程一样。你首先要点菜，然后就等待服务员给你上菜。同样的道理，内存延迟时间设置的越短，电脑从内存中读取数据的速度也就越快，进而电脑其他的性能也就越高。
这条规则双双适用于基于英特尔以及AMD处理器的系统中。由于没有比2-2-2-5更低的延迟，因此国际内存标准组织认为以现在的动态内存技术还无法实现0或者1的延迟。
通常情况下，我们用4个连着的阿拉伯数字来表示一个内存延迟，例如2-2-2-5。其中，第一个数字最为重要，它表示的是CAS Latency,也就是内存存取数据所需的延迟时间。第二个数字表示的是RAS-CAS延迟，接下来的两个数字分别表示的是RAS预充电时间和Act-to-Precharge延迟。而第四个数字一般而言是它们中间最大的一个。
CAS latency是注册读取命令到第一个输出数据之间的延迟。CAS latency的单位是时钟周期。
一块延迟设置为2-2-2-5的DDR内存，其性能要高出延迟为3-4-4-8的DIMM。这是因为前者接收到一条指令，找回数据以及送回数据的延迟要比后者要短。
=============================================
SPD：SPD（Serial Presence Detect），笔者翻译为
SPD是一组关于内存模组的配置信息，如P-Bank数量、电压、行地址/列地址数量、位宽、各种主要操作时序（如CL、tRCD、tRP、tRAS等）......它们存放在一个容量为256字节的EEPROM（ElectricallyErasableProgrammableReadOnlyMemory，电擦除可编程只读存储器）中。
实际上在SPD中，JEDEC规定的标准信息只用了128个字节（还有128字节，属于厂商自己的专用区）。一般的，一个字节至少对应一种参数，有的参数需要多个字节来表述（如产品续列号，生产商在JEDEC组织中的代码）。
其中，一个字节中的每个bit都可能用来表示这一参数的具体数值。由于SPD的信息很多，在此就不一一列出了，有兴趣的读者可以参阅相关文档。
SPD内的时序信息由模组生产商根据所使用的内存芯片的特点编写并写入至EEPROM，主要用途就是协助北桥芯片精确调整内存的物理/时序参数，以达到最佳的使用效果。如果在BIOS中将内存设置选项定为
那么在开机时，北桥会根据SPD中的参数信息来自动配置相应的内存时序与控制寄存器，避免人为出现调校错误而引起故障。当然，对于DIYer来说，也可以自由调整时序与控制参数（物理参数仍要借助SPD或北桥自己检测来确定）。
=======================================
DDR:
以往的SDRAM都只是单面取数据，而现在的DDR可以实现双面存取，速度当然快多啦，简单地说就是双通道内存的意思。
DDR内存现在已成为内存市场中新的宠儿，因其合理的性价比从其诞生以来一直受到人们热烈的期望，希望这一新的内存产品全面提升系统的处理速度和带宽，就连对Rambus抱有无限希望的Intel公司也向外界宣布将以最快的速度生产支持DDR内存的新一代P4系统。不难看出，DDR真的是大势所趋。
近来市场上已闻诸多厂商开始陆续推出自己的DDR内存产品，国际上少数内存生产商之一的金士顿公司（Kingston）其实在去年年底就已完成了批量生产DDR内存的生产线的建设，现在金士顿公司(Kingston)已准备开始向全球接受订单开始大量供货了。
那么究竟什么是DDR内存呢？其技术优势又在何处呢？请让我们先了解一下这样新的事物。 DDR是Double Data Rate SDRAM的缩写（双倍数据速率）。DDR SDRAM内存技术是从主流的PC66，PC100，PC133 SDRAM技术发展而来。这一新技术使新一代的高性能计算机系统成为可能，包括台式机、工作站、服务器、便携式，也包括新的通信产品，如路由器。DDR内存目前被广泛应用于高性能图形适配器。
DDR DIMMs与SDRAM DIMMs的物理元数相同，但两侧的线数不同，DDR应用184pins，而SDRAM则应用168pins。因此，DDR内存不向后兼容SDRAM，要求专为DDR设计的主板与系统。 DDR内存技术是成熟的PC100和PC133SDRAM技术的革命性进步。DDR内存芯片由半导体制造商用现有的晶圆片，程序及测试设备生产，从而降低了内存芯片的成本。Kingston能够利用其现有的制造与测试设备在全球范围内提供DDR模块。
主要的技术及芯片公司，包括Intel, AMD, Via Technology, Acer Labs (Ali), Silicon Integrated Systems (SiS), nVidia, ATI,及ServerWorks都已宣布支持DDR内存。主板及系统支持DDR内存在2000的Q4中已获引进，在2001年被大量采用。
DDR DIMM的规范由JEDEC定案。JEDEC是电子行业联盟的半导体工业标准化组织。大约300家会员公司提交行业中每一环节的标准，积极合作来发展符合行业需求的标准体系。Kingston是JEDEC的长期会员，并且是JEDEC的理事会成员
======================================================
DDR2：
===================================================
DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预
读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。
此外，由于DDR2标准规定所有DDR2内存均采用FBGA封装形式，而不同于目前广泛应用在DDR上的TSOP/TSOP-II封装形式，FBGA封装可以提供了更为良好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了坚实的基础。回想起DDR的发展历程，从第一代应用到个人电脑的DDR200经过DDR266、DDR333到今天的双通道DDR400技术，第一代DDR的发展也走到了技术的极限，已经很难通过常规办法提高内存的工作速度；随着Intel最新处理器技术的发展，前端总线对内存带宽的要求是越来越高，拥有更高更稳定运行频率的DDR2内存将是大势所趋。
DDR2与DDR的区别：
1、延迟问题：
从上表可以看出，在同等核心频率下，DDR2的实际工作频率是DDR的两倍。这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。换句话说，虽然DDR2和DDR一样，都采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说，在同样100MHz的工作频率下，DDR的实际频率为200MHz，而DDR2则可以达到400MHz。
这样也就出现了另一个问题：在同等工作频率的DDR和DDR2内存中，后者的内存延时要慢于前者。举例来说，DDR 200和DDR2-400具有相同的延迟，而后者具有高一倍的带宽。实际上，DDR2-400和DDR 400具有相同的带宽，它们都是3.2GB/s，但是DDR400的核心工作频率是200MHz，而DDR2-400的核心工作频率是100MHz，也就是说DDR2-400的延迟要高于DDR400。
2、封装和发热量：
DDR2内存技术最大的突破点其实不在于用户们所认为的两倍于DDR的传输能力，而是在采用更低发热量、更低功耗的情况下，DDR2可以获得更快的频率提升，突破标准DDR的400MHZ限制。
DDR内存通常采用TSOP芯片封装形式，这种封装形式可以很好的工作在200MHz上，当频率更高时，它过长的管脚就会产生很高的阻抗和寄生电容，这会影响它的稳定性和频率提升的难度。这也就是DDR的核心频率很难突破275MHZ的原因。而DDR2内存均采用FBGA封装形式。不同于目前广泛应用的TSOP封装形式，FBGA封装提供了更好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。
DDR2内存采用1.8V电压，相对于DDR标准的2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。
DDR2采用的新技术：
除了以上所说的区别外，DDR2还引入了三项新的技术，它们是OCD、ODT和Post CAS。
OCD（Off-Chip Driver）：也就是所谓的离线驱动调整，DDR II通过OCD可以提高信号的完整性。DDR II通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。
ODT：ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自已的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用DDR2不但可以降低主板成本，还得到了最佳的信号品质，这是DDR不能比拟的。
Post CAS：它是为了提高DDR II内存的利用效率而设定的。在Post CAS操作中，CAS信号（读写/命令）能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟（Additive Latency）后面保持有效。原来的tRCD（RAS到CAS和延迟）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。
总的来说，DDR2采用了诸多的新技术，改善了DDR的诸多不足。
DDR3与DDR2的区别：
1、逻辑Bank数量
DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。
2、封装（Packages）
DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。
3、突发长度（BL，Burst Length）
由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL===4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL===4的读取操作加上一个BL===4的写入操作来合成一个BL===8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
3、寻址时序（Timing）
就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间，而DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数===写入延迟（CWD），这一参数将根据具体的工作频率而定。
4、新增功能===重置（Reset）
重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界已经很早以前就要求增这一功能，如今终于在DDR3身上实现。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所以有数据接收与发送器都将关闭。所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。
5、新增功能===ZQ校准
ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（ODCE，On-Die Calibration Engine）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令之后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。
6、参考电压分成两个
对于内存系统工作非常重要的参考电压信号VREF，在DDR3系统中将分为两个信号。一个是为命令与地址信号服务的VREFCA，另一个是为数据总线服务的VREFDQ，它将有效的提高系统数据总线的信噪等级。
7、根据温度自动自刷新（SRT，Self-Refresh Temperature）
为了保证所保存的数据不丢失，DRAM必须定时进行刷新，DDR3也不例外。不过，为了最大的节省电力，DDR3采用了一种新型的自动自刷新设计（ASR，Automatic Self-Refresh）。当开始ASR之后，将通过一个内置于DRAM芯片的温度传感器来控制刷新的频率，因为刷新频率高的话，消电就大，温度也随之升高。而温度传感器则在保证数据不丢失的情况下，尽量减少刷新频率，降低工作温度。不过DDR3的ASR是可选设计，并不见得市场上的DDR3内存都支持这一功能，因此还有一个附加的功能就是自刷新温度范围（SRT，Self-Refresh Temperature）。通过模式寄存器，可以选择两个温度范围，一个是普通的的温度范围（例如0℃至85℃），另一个是扩展温度范围，比如最高到95℃。对于DRAM内部设定的这两种温度范围，DRAM将以恒定的频率和电流进行刷新操作。
8、局部自刷新（RASR，Partial Array Self-Refresh）
这是DDR3的一个可选项，通过这一功能，DDR3内存芯片可以只刷新部分逻辑Bank，而不是全部刷新，从而最大限度的减少因自刷新产生的电力消耗。这一点与移动型内存（Mobile DRAM）的设计很相似。
9、点对点连接（P2P，Point-to-Point）
这是为了提高系统性能而进行了重要改动，也是与DDR2系统的一个关键区别。在DDR3系统中，一个内存控制器将只与一个内存通道打交道，而且这个内存通道只能一个插槽。因此内存控制器与DDR3内存模组之间是点对点（P2P，Point-to-Point）的关系（单物理Bank的模组），或者是点对双点（P22P，Point-to-two-Point）的关系（双物理Bank的模组），从而大大减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。不过目前有关DDR3内存模组的标准制定工作刚开始，引脚设计还没有最终确定。
除了以上9点之外，DDR3还在功耗管理，多用途寄存器方面有新的设计，但由于仍入于讨论阶段，且并不是太重要的功能，在此就不详细介绍了