摘 要
脉冲序列检测器广泛应用于现代数字通信系统中, 随着通信技术的发展，对多路脉冲序列信号检测要求越来越高。现代通信系统的发展方向是功能更强、体积更小、速度更快、功耗更低, 大规模可编程逻辑器件FPGA 器件的集成度高、工作速度快、编程方便、价格较低，易于实现设备的可编程设计，这些优势正好满足通信系统的这些要求。随着器件复杂程度的提高, 电路逻辑图变得过于复杂, 不便于设计。VHDL(VHSIC Hardware Description Language) 是随着可编程逻辑器件的发展而发展起来的一种硬件描述语言。VHDL 具有极强的描述能力, 能支持系统行为级、寄存器输级和门级三个不同层次的设计, 实现了逻辑设计师多年来梦寐以求的“硬件设计软件化”的愿望, 给当今电子通信系统设计带来了革命性的变化。
本文针对传统的脉冲序列检测器方案, 提出了一种基于对脉冲序列检测器设计的新方案，该方案相对于传统的设计方法更适合于现代数字通信系统, 不但大大减少了周边的设备, 也使系统设计更加灵活, 稳定性更好, 性价比更高, 可以满足多种环境下的检测系统的要求。
关键词:多路数据选择器、Multisim 、计数器、序列检测器
目录
摘要..................................................1
1目录.......... .........................................1 2. 设计内容及设计要求....................................2 3.1 实验目的............................................3 3.2 参考电路. ..........................................4
3.3 实验内容及主电路图. ...............................5 3.4多谐振荡器的介绍.....................................6 3.5计数器的介绍.........................................9 3.6数据分析............................................12 3.7数据选择器的介绍.....................................14 4实验结果. .............................................16 4.1实验结果的分析.......................................17 设计总结...............................................18 致谢...................................................19 参考文献...............................................20
2设计内容及技术要求
1、设计并制作一个脉冲序列发生器，周期性的产生8位长度的任意脉冲序列，脉冲序列可以通过设置电路自由设置。
2、能够检测出设置的脉冲序列，在每出现一次设置的脉冲序列时，点亮一次LED ； 3、时钟脉冲周期为1HZ ；
4、对设置的脉冲序列值通过适当的方式进行指示； 5、电源：220V/50HZ的工频交流电供电；
6、（直流电源部分仅完成设计仅可，不需制作，用实验室提供的稳压电源调试，但要求设计的直流电源能够满足电路要求）
7、按照以上要求设计电路，绘制电路图，对设计的的电路用Multisim 或OrCAD/PspiceAD9进行仿真，用万用板焊接元器件，制作电路，完成调试、测试，撰写设计报告。 发挥部分：
1、其他恰当的功能。
2. 实验目的
通过本次设计，进一步熟悉多谐振荡器、计数器、数据选择器的用法，掌握脉冲序列发生器的设计方法。
3. 参考电路
（1）设计方案
周期性脉冲序列发生器的实现方法很多，可以由触发器构成，可以由计数器外加组合逻辑电路构成，可以有GAL 构成，也可以由CPLD\FPGA构成等等。本设计采用由计数器加多路数据选择器的设计法案，脉冲序列发生器原理框图如（1）图所示。
图（1）脉冲序列发生器原理框图
（2）参考设计
脉冲序列发生器需要一个时钟信号，可采用由TTL 非门和石英晶体振荡器构成的串联式多谐振荡器产生时钟信号，如图（2）所示。
主电路部分如图（3）所示，图中74LS161和与非门构成十二进制计数器，为脉冲序列的宽度为12位。
4. 实验内容
按照实验要求设计电路，确定元器件型号和参数；用Multisim 进行仿真，列出实验数据，画出输出信号及其他关键信号的波形；对实验数据和电路的工作情况进行分析，得出实验结论；写出收获和体会。
图（2）时钟信号产生电路
图（2）主电路图
主电路图（2）
多谢振荡器介绍
多谐振荡器是一种自激振荡电路。因为没有稳定的工作状态，多谐振荡器也称为无稳态电路。具体地说，如果一开始多谐振荡器处于0状态，那么它在0状态停留一段时间后将自动转入1状态，在1状态停留一段时间后又将自动转入0状态，如此周而复始，输出矩形波。
图6.4.1 对称式多谐振荡器电路
对称式多谐振荡器是一个正反馈振荡电路[图6.4.1，]。两个耦合电容，
和
和是两个反相器，和是
是两个反馈电阻。只要恰当地选取反馈电阻的阻值，就可以使反
和
均为0。，
迅
相器的静态工作点位于电压传输特性的转折区。上电时，电容器两端的电压假设某种扰动使速跳变为和
，
有微小的正跳变，那么经过一个正反馈过程，迅速跳变为
，
迅速跳变为
迅速跳变为
，电路进入第一个暂稳态。电容
正向增加；
从
的充电电流方向
的负向
开始充电。
的充电电流方向与参考方向相同，负向增加。随着
经
的正向增加，和
与参考方向相反，增加，
从
逐渐上升；随着经
逐渐下降。因为两条支路充电而一条支路充电，所
以充电速度较快，
向下跳变
上升到
，。
时还没有下降到。上升到使
跳变为。
理论上，的影响，
也将向下跳变下降到
使
跳变为
。考虑到，这又使
输入端钳位二极管
从
向上跳变
最多跳变到
，即
变成
，电路进入第二个暂稳态。
反向充电），逐渐上升。
逐渐下降。
经
和
经一条支路反向充电（实际上先放电再
两条支路反向充电（实际上先放电再反向充电）
，
上升到
时，电路又进入第一个
的上升速度大于
的下降速度。当
暂稳态。 此后，电路将在两个暂稳态之间循环。
非对称式多谐振荡器是对称式多谐振荡器的简化形式[图6.4.6]。这个电路只有一个反馈电阻
和一个耦合电容
。反馈电阻
使，
的静态工作点位于电压传输特性的转折的输出电平也约等于
。因为
的
区，就是说，静态时，输出就是
的输入电平约等于
的输入，所以静态时也被迫工作在电压传输特性的转折区。
图6.4.6 非对称是多环形振荡器[图6.4.10]不是正反馈电路，而是一个具有延迟环节的负反馈电路
。
图6.4.10 最简单的环形振荡器
图6.4.19 石英晶体多谐振荡器
石英晶体具有优越的选频性能。将石英晶体引入普通多谐振荡器就能构成具有较高频率稳定性的石英晶体多谐振荡器[图6.4.19]。我们知道，普通多谐振荡器是一种矩形波发生器，上电后输出频率为
的矩形波。根据傅里叶分析理论，频率为
（
的矩形波可以分
解成无穷多个正弦波分量，正弦波分量的频率为谐振频率为
，那么只有频率为
），如果石英晶体的串联
的正弦波分量可以通过石英晶体（第
个正弦波分量，
），形成正反馈，而其它正弦波分量无法通过石英晶体。频率为反相器转换成频率为
的正弦波分量被
矩形波。因为石英晶体多谐振荡器的振荡频率仅仅取决于石英晶体
本身的参数，所以对石英晶体以外的电路元件要求不高。
计数器的介绍
在数字电路中，把记忆输人脉冲个数的操作称为计数，计数器就是实现计数操作的时序逻辑电路。计数 器应用非常广泛，除用于计数、分频外，还用于数字测量、运算和控制，
从小型数字仪表到大型数字电子 计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。
计数器的种类很多，按其进制不同分为二进制计数器、十进制计数器、N 进制计数器；按触发器翻转是否 同步分为异步计数器和同步计数器；按计数时是增还是减分为加法计数器、减法计数器和加/减法（可逆 ）计数器。
1．集成二进制计数器
是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数 、保持等功能。的逻辑电路图和引脚排列图如图1所示，CR 是异步清零端，LD 是预置数控制端，D 0 ，D 1，D 2，D 3是预置数据输人端，P 和T 是计数使能端，C 是进位输出端，它的设置为多片集成计数器的级 联提供了方便。
图1 74LSl61的逻辑电路图和引脚图
（1）异步清零功能
当CR ＝0时，不管其他输人端的状态如何（包括时钟信号CP ），4个触发器的输出全为零。
（2）同步并行预置数功能
在CR ＝1的条件下，当LD ＝0且有时钟脉冲CP 的上升沿作用时，D 3，D 2，D 1，D 0输入端的数据将分别被Q 3～Q 0所接收。由于置数操作必须有CP 脉冲上升沿相配合，故称为同步置数。
（3）保持功能
在CR=LD＝1的条件下，当T ＝P ＝0时，不管有无CP 脉冲作用，计数器都将保持原有状态不变（停止计数） 。 （4）同步二进制计数功能
当CR ＝LD ＝P ＝T ＝1时，74LS161处于计数状态，电路从0000状态开始，连续输入16个计数脉冲后，电路 将从1111状态返回到0000状态，状态表见表2。 （5）进位输出C
当计数控制端T ＝1，且触发器全为1时，进位输出为1，否则为零。
若输入计数器的CP 脉冲频率为f ，则从Qo 端输出脉冲频率为f/2，通常也称Qo 端输出信号是输人计数脉冲 CP的2分频信号，Q1端输出信号是输人计数脉冲CP 的4分频信号，Q4端输出信号是输人计数脉冲CP 的16分频 信号。N 进制计数器可实现n 分频。
（6）74LS161应用集成四位二进制同步计数器74LS161是功能较完善的计数器，用它可 组成任意进制的计数器，组成方法有两种，一种叫反馈归零法，也叫复位法，另一种叫 置位发。本设计中所用的是第一种方法：复位法。
74LS161的时序图
表1 的功能表
表2 进制同步加法计数器的状态表
数据选择器介绍
1.74LS151集成电路数据选择器的功能
74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA ，可选择D 0～D 7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。其逻辑图和引脚图分别如下所示：
上面所讨论的是１位数据选择器，如需要选择多位数据时，可由几个１位数据选择器并联组成，即将它们的使能端连在一起，相应的选择输入端连在一起
２位８选１数据选择器的连接方法如下图所示。 当需要进一步扩充位数时，只需相应地增加器件的数目。
可以把数据选择器的使能端作为地址选择输入 ，将两片74LS151连接成一个16选１的数据选择器，其连接方式如下图所示。16选16选１的数据选择器的地址选择输入有４为４位，其最高位Ｄ与一个８选１数据选择器的使能端连接，经过一反相器反相后与零一另一个数据选择器的使能端连接。低３位地址选择输入端CBA 由两片74LS151的地址选择输入端相对应连接而成
74LS151真值表
2. 74LS151的应用
（1）用作多路数字选择开关
数据选择器本身的功能就是根据地址选择码从多路输入数据中选择一路输出。因此，数据选择器的基本用途就是用作多路数字开关，实现多数通信和路由 选择。
（2）数据选择器的通道扩展
（3）实现组合逻辑函数
它是关于地址选择码的全部最小项和对应各路输入数据的与或型表达式。
5. 实验结果
时钟信号产生电路波形
设计总结
课程设计是培养学生综合运用所学知识 ,发现, 提出, 分析和解决实际问题, 锻炼实践能力的重要环节, 是对我们的实际工作能力的具体训练和考察过程.
具体做了以下几项工作:
1. 查找相关资料，了解EDA 技术的发展及优点，同时详细分析了利用可编程逻辑器件来设计脉冲序列检测器的优势。
2. 简要分析了FPGA 器件的特征和结构，详细介绍了Multissim 设计流程，同时详细介绍了硬件描述语言及其特点。
3. 对序列检测器原理进行了详细的了解，并详细介绍了序列信号发生器、序列检测
器及计数器的设计，最终完成设计的要求。
回顾起此次课程设计，至今我们仍感慨颇多，的确，自从拿到题目到完成整个编程，从理论到实践，在整整三周的时间里，可以学到很多很多的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次课程设计使我们懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高我自己的实际动手能力和独立思考的能力。希望我们以后能够在这方面做得更好，同时对以后有所帮助。 致 谢
这次课程设计之所以能够顺利的完成，与老师的指导是密不可分的。老师能够在百忙之中抽出时间，在设计要求、设计内容及设计方法等方面给了我们很多指导，并提出了宝贵的见意。在此，我向老师师表示我最崇高的敬意及最忠诚的感谢！
主要参考资料
【1】 潘松，黄继业 EDA技术使用教程（第三版） 科学出版社2006
【2】 邬杨波，王曙光，胡建平 有限状态机VHDL 设计及优化信息技术 2004(01)
【3】 刘欲晓 EDA技术与VHDL 技术 电子工业出版社 2009.4
【4】 鄢靖丰，陈晓黎，王平 用Verilog-HDL 设计序列检测器 2005(11)
【5】 唐瑜，符兴吕，罗江 用VHDL 语寿实现序列信号的产生和检测 2008(09)
【6】 蒋昊, 李哲英 基于多种EDA 工具的FPGA 设计流程[J].微计算机信息,2007
【7】 束礼宝, 宋克柱, 王砚方. 伪随机数发生器的FPGA 实现与研究[J].电路与系统学
报,2003.8
摘 要
脉冲序列检测器广泛应用于现代数字通信系统中, 随着通信技术的发展，对多路脉冲序列信号检测要求越来越高。现代通信系统的发展方向是功能更强、体积更小、速度更快、功耗更低, 大规模可编程逻辑器件FPGA 器件的集成度高、工作速度快、编程方便、价格较低，易于实现设备的可编程设计，这些优势正好满足通信系统的这些要求。随着器件复杂程度的提高, 电路逻辑图变得过于复杂, 不便于设计。VHDL(VHSIC Hardware Description Language) 是随着可编程逻辑器件的发展而发展起来的一种硬件描述语言。VHDL 具有极强的描述能力, 能支持系统行为级、寄存器输级和门级三个不同层次的设计, 实现了逻辑设计师多年来梦寐以求的“硬件设计软件化”的愿望, 给当今电子通信系统设计带来了革命性的变化。
本文针对传统的脉冲序列检测器方案, 提出了一种基于对脉冲序列检测器设计的新方案，该方案相对于传统的设计方法更适合于现代数字通信系统, 不但大大减少了周边的设备, 也使系统设计更加灵活, 稳定性更好, 性价比更高, 可以满足多种环境下的检测系统的要求。
关键词:多路数据选择器、Multisim 、计数器、序列检测器
目录
摘要..................................................1
1目录.......... .........................................1 2. 设计内容及设计要求....................................2 3.1 实验目的............................................3 3.2 参考电路. ..........................................4
3.3 实验内容及主电路图. ...............................5 3.4多谐振荡器的介绍.....................................6 3.5计数器的介绍.........................................9 3.6数据分析............................................12 3.7数据选择器的介绍.....................................14 4实验结果. .............................................16 4.1实验结果的分析.......................................17 设计总结...............................................18 致谢...................................................19 参考文献...............................................20
2设计内容及技术要求
1、设计并制作一个脉冲序列发生器，周期性的产生8位长度的任意脉冲序列，脉冲序列可以通过设置电路自由设置。
2、能够检测出设置的脉冲序列，在每出现一次设置的脉冲序列时，点亮一次LED ； 3、时钟脉冲周期为1HZ ；
4、对设置的脉冲序列值通过适当的方式进行指示； 5、电源：220V/50HZ的工频交流电供电；
6、（直流电源部分仅完成设计仅可，不需制作，用实验室提供的稳压电源调试，但要求设计的直流电源能够满足电路要求）
7、按照以上要求设计电路，绘制电路图，对设计的的电路用Multisim 或OrCAD/PspiceAD9进行仿真，用万用板焊接元器件，制作电路，完成调试、测试，撰写设计报告。 发挥部分：
1、其他恰当的功能。
2. 实验目的
通过本次设计，进一步熟悉多谐振荡器、计数器、数据选择器的用法，掌握脉冲序列发生器的设计方法。
3. 参考电路
（1）设计方案
周期性脉冲序列发生器的实现方法很多，可以由触发器构成，可以由计数器外加组合逻辑电路构成，可以有GAL 构成，也可以由CPLD\FPGA构成等等。本设计采用由计数器加多路数据选择器的设计法案，脉冲序列发生器原理框图如（1）图所示。
图（1）脉冲序列发生器原理框图
（2）参考设计
脉冲序列发生器需要一个时钟信号，可采用由TTL 非门和石英晶体振荡器构成的串联式多谐振荡器产生时钟信号，如图（2）所示。
主电路部分如图（3）所示，图中74LS161和与非门构成十二进制计数器，为脉冲序列的宽度为12位。
4. 实验内容
按照实验要求设计电路，确定元器件型号和参数；用Multisim 进行仿真，列出实验数据，画出输出信号及其他关键信号的波形；对实验数据和电路的工作情况进行分析，得出实验结论；写出收获和体会。
图（2）时钟信号产生电路
图（2）主电路图
主电路图（2）
多谢振荡器介绍
多谐振荡器是一种自激振荡电路。因为没有稳定的工作状态，多谐振荡器也称为无稳态电路。具体地说，如果一开始多谐振荡器处于0状态，那么它在0状态停留一段时间后将自动转入1状态，在1状态停留一段时间后又将自动转入0状态，如此周而复始，输出矩形波。
图6.4.1 对称式多谐振荡器电路
对称式多谐振荡器是一个正反馈振荡电路[图6.4.1，]。两个耦合电容，
和
和是两个反相器，和是
是两个反馈电阻。只要恰当地选取反馈电阻的阻值，就可以使反
和
均为0。，
迅
相器的静态工作点位于电压传输特性的转折区。上电时，电容器两端的电压假设某种扰动使速跳变为和
，
有微小的正跳变，那么经过一个正反馈过程，迅速跳变为
，
迅速跳变为
迅速跳变为
，电路进入第一个暂稳态。电容
正向增加；
从
的充电电流方向
的负向
开始充电。
的充电电流方向与参考方向相同，负向增加。随着
经
的正向增加，和
与参考方向相反，增加，
从
逐渐上升；随着经
逐渐下降。因为两条支路充电而一条支路充电，所
以充电速度较快，
向下跳变
上升到
，。
时还没有下降到。上升到使
跳变为。
理论上，的影响，
也将向下跳变下降到
使
跳变为
。考虑到，这又使
输入端钳位二极管
从
向上跳变
最多跳变到
，即
变成
，电路进入第二个暂稳态。
反向充电），逐渐上升。
逐渐下降。
经
和
经一条支路反向充电（实际上先放电再
两条支路反向充电（实际上先放电再反向充电）
，
上升到
时，电路又进入第一个
的上升速度大于
的下降速度。当
暂稳态。 此后，电路将在两个暂稳态之间循环。
非对称式多谐振荡器是对称式多谐振荡器的简化形式[图6.4.6]。这个电路只有一个反馈电阻
和一个耦合电容
。反馈电阻
使，
的静态工作点位于电压传输特性的转折的输出电平也约等于
。因为
的
区，就是说，静态时，输出就是
的输入电平约等于
的输入，所以静态时也被迫工作在电压传输特性的转折区。
图6.4.6 非对称是多环形振荡器[图6.4.10]不是正反馈电路，而是一个具有延迟环节的负反馈电路
。
图6.4.10 最简单的环形振荡器
图6.4.19 石英晶体多谐振荡器
石英晶体具有优越的选频性能。将石英晶体引入普通多谐振荡器就能构成具有较高频率稳定性的石英晶体多谐振荡器[图6.4.19]。我们知道，普通多谐振荡器是一种矩形波发生器，上电后输出频率为
的矩形波。根据傅里叶分析理论，频率为
（
的矩形波可以分
解成无穷多个正弦波分量，正弦波分量的频率为谐振频率为
，那么只有频率为
），如果石英晶体的串联
的正弦波分量可以通过石英晶体（第
个正弦波分量，
），形成正反馈，而其它正弦波分量无法通过石英晶体。频率为反相器转换成频率为
的正弦波分量被
矩形波。因为石英晶体多谐振荡器的振荡频率仅仅取决于石英晶体
本身的参数，所以对石英晶体以外的电路元件要求不高。
计数器的介绍
在数字电路中，把记忆输人脉冲个数的操作称为计数，计数器就是实现计数操作的时序逻辑电路。计数 器应用非常广泛，除用于计数、分频外，还用于数字测量、运算和控制，
从小型数字仪表到大型数字电子 计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。
计数器的种类很多，按其进制不同分为二进制计数器、十进制计数器、N 进制计数器；按触发器翻转是否 同步分为异步计数器和同步计数器；按计数时是增还是减分为加法计数器、减法计数器和加/减法（可逆 ）计数器。
1．集成二进制计数器
是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数 、保持等功能。的逻辑电路图和引脚排列图如图1所示，CR 是异步清零端，LD 是预置数控制端，D 0 ，D 1，D 2，D 3是预置数据输人端，P 和T 是计数使能端，C 是进位输出端，它的设置为多片集成计数器的级 联提供了方便。
图1 74LSl61的逻辑电路图和引脚图
（1）异步清零功能
当CR ＝0时，不管其他输人端的状态如何（包括时钟信号CP ），4个触发器的输出全为零。
（2）同步并行预置数功能
在CR ＝1的条件下，当LD ＝0且有时钟脉冲CP 的上升沿作用时，D 3，D 2，D 1，D 0输入端的数据将分别被Q 3～Q 0所接收。由于置数操作必须有CP 脉冲上升沿相配合，故称为同步置数。
（3）保持功能
在CR=LD＝1的条件下，当T ＝P ＝0时，不管有无CP 脉冲作用，计数器都将保持原有状态不变（停止计数） 。 （4）同步二进制计数功能
当CR ＝LD ＝P ＝T ＝1时，74LS161处于计数状态，电路从0000状态开始，连续输入16个计数脉冲后，电路 将从1111状态返回到0000状态，状态表见表2。 （5）进位输出C
当计数控制端T ＝1，且触发器全为1时，进位输出为1，否则为零。
若输入计数器的CP 脉冲频率为f ，则从Qo 端输出脉冲频率为f/2，通常也称Qo 端输出信号是输人计数脉冲 CP的2分频信号，Q1端输出信号是输人计数脉冲CP 的4分频信号，Q4端输出信号是输人计数脉冲CP 的16分频 信号。N 进制计数器可实现n 分频。
（6）74LS161应用集成四位二进制同步计数器74LS161是功能较完善的计数器，用它可 组成任意进制的计数器，组成方法有两种，一种叫反馈归零法，也叫复位法，另一种叫 置位发。本设计中所用的是第一种方法：复位法。
74LS161的时序图
表1 的功能表
表2 进制同步加法计数器的状态表
数据选择器介绍
1.74LS151集成电路数据选择器的功能
74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA ，可选择D 0～D 7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。其逻辑图和引脚图分别如下所示：
上面所讨论的是１位数据选择器，如需要选择多位数据时，可由几个１位数据选择器并联组成，即将它们的使能端连在一起，相应的选择输入端连在一起
２位８选１数据选择器的连接方法如下图所示。 当需要进一步扩充位数时，只需相应地增加器件的数目。
可以把数据选择器的使能端作为地址选择输入 ，将两片74LS151连接成一个16选１的数据选择器，其连接方式如下图所示。16选16选１的数据选择器的地址选择输入有４为４位，其最高位Ｄ与一个８选１数据选择器的使能端连接，经过一反相器反相后与零一另一个数据选择器的使能端连接。低３位地址选择输入端CBA 由两片74LS151的地址选择输入端相对应连接而成
74LS151真值表
2. 74LS151的应用
（1）用作多路数字选择开关
数据选择器本身的功能就是根据地址选择码从多路输入数据中选择一路输出。因此，数据选择器的基本用途就是用作多路数字开关，实现多数通信和路由 选择。
（2）数据选择器的通道扩展
（3）实现组合逻辑函数
它是关于地址选择码的全部最小项和对应各路输入数据的与或型表达式。
5. 实验结果
时钟信号产生电路波形
设计总结
课程设计是培养学生综合运用所学知识 ,发现, 提出, 分析和解决实际问题, 锻炼实践能力的重要环节, 是对我们的实际工作能力的具体训练和考察过程.
具体做了以下几项工作:
1. 查找相关资料，了解EDA 技术的发展及优点，同时详细分析了利用可编程逻辑器件来设计脉冲序列检测器的优势。
2. 简要分析了FPGA 器件的特征和结构，详细介绍了Multissim 设计流程，同时详细介绍了硬件描述语言及其特点。
3. 对序列检测器原理进行了详细的了解，并详细介绍了序列信号发生器、序列检测
器及计数器的设计，最终完成设计的要求。
回顾起此次课程设计，至今我们仍感慨颇多，的确，自从拿到题目到完成整个编程，从理论到实践，在整整三周的时间里，可以学到很多很多的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次课程设计使我们懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高我自己的实际动手能力和独立思考的能力。希望我们以后能够在这方面做得更好，同时对以后有所帮助。 致 谢
这次课程设计之所以能够顺利的完成，与老师的指导是密不可分的。老师能够在百忙之中抽出时间，在设计要求、设计内容及设计方法等方面给了我们很多指导，并提出了宝贵的见意。在此，我向老师师表示我最崇高的敬意及最忠诚的感谢！
主要参考资料
【1】 潘松，黄继业 EDA技术使用教程（第三版） 科学出版社2006
【2】 邬杨波，王曙光，胡建平 有限状态机VHDL 设计及优化信息技术 2004(01)
【3】 刘欲晓 EDA技术与VHDL 技术 电子工业出版社 2009.4
【4】 鄢靖丰，陈晓黎，王平 用Verilog-HDL 设计序列检测器 2005(11)
【5】 唐瑜，符兴吕，罗江 用VHDL 语寿实现序列信号的产生和检测 2008(09)
【6】 蒋昊, 李哲英 基于多种EDA 工具的FPGA 设计流程[J].微计算机信息,2007
【7】 束礼宝, 宋克柱, 王砚方. 伪随机数发生器的FPGA 实现与研究[J].电路与系统学
报,2003.8