北京大学信息学院考试试卷
考试科目： 数字集成电路原理 考试时间 姓名： 学号：
题 一 二
三
四
五
六
七
八
九 十
总分
号 分 数 阅
卷人
以下为答题纸，共 6 页
一、填空
1、（4分）CMOS逻辑电路中NMOS 管是（ 增强 ）型，PMOS管是（增强）
型； NMOS管的体端接（ 地 ），PMOS管的体端接（ VDD ）。
2、（8分）CMOS逻辑电路的功耗由3部分组成，分别是（ 动态功耗 ）、（开关过程中的短路功耗）和（ 静态功耗 ）；增大器件的阈值 电压有利于减小（ 短路功耗和静态 ）功耗。
3、（6分）饱和负载NMOS 反相器的3个主要缺点是：（ 输出高电平有阈值损失 ）,( 输出低电平不是0，与比例因子Kr 相关 ), ( 输出低电平时有静态功耗 ) 。
4、（3分）三态输出电路的3种输出状态是：（ 高电平 ）， （ 低电平 ）和（ 高阻态 ）。
二、（12分）画出实现Y =(A +B +C ) D +ABC 的静态CMOS 电路，如果所有MOS
管的导电因子都是K ,分析几个输入同步变化的等效反相器的导电因子（K Neff 和K Peff ），在什么输入状态下电路有最小的低电平噪声容限。
Kneff = 1/(1/3k + 1/k) + k/3 = 3k/4 + k/3 = （13/12）K;
Kpeff = 1/(1/3k + 1/k) + k/3 = （13/12）K;
当 D = 1 ，A、B、C 同步变化时，上拉通路3个串联的PMOS 管起作用，下拉支路所有NMOS 都起作用，Kneff 最大 ， Kpeff 最小，传输特性曲线在最左边。
三、（12分）分析下面2个电路的逻辑功能，若所有输入高电平都
是5V、输入低电平都是0V，电源电压是5V，所有MOS 管的阈值电压绝对值都是0.8V，分析2个电路的输出高、低电平和主要优缺点。
（1） （2） 电路 1） Y =AB +A B , Vol =0, ⎨
⎧A =B =0时，Voh =5V
A =B =1时，Voh =4. 2V
，
⎩电路 2） Y =AB +A B +A B =A +B ，低电平0V ，高电平 4.2V 电路1）结构简单，节省面积，逻辑电平与输入状态相关，驱动能力差，噪声容限小。
电路2）结构规整，逻辑灵活，改变输入信号可以实现对AB 的多种操作，输出高电平有阈值损失，驱动能力差，噪声容限小。
四、 （10分）写出下图电路的逻辑表达式，推导输出高、低电平，
已知,V DD =5V, VTN = -V TP =1V。
解：这是类PMOS电路，Y =A +B 。输出高电平的时候有直流通路，高电平决定于KPeff 和KN 。
输出高电平时，PMOS在线性区，NMOS在饱和区。K 2) 2]=K2
Peff [(0-VDD -V TP ) -(0-Vout -V TP N (VDD -V TN ) 代值，化简得：
V out =V OH =−32K r +|V TP |
若要求VOH 足够大，则要求16>>32Kr ，即Kr
五、（10分）画出ECL 电路的电流开关部分的电路图，简单说明为什么2个集电
极电阻取不同值。
因为 V V IH +V IL
BB =
2
，当Vin 是低电平Vil 时，T1截止，T2导通，有电流流过Rc2，使Vc2 = Vcc – Ie2Rc2，Vc1 = Vcc。 当Vin 是高电平时，T1导通，T2截止 Vc1 = Vcc – Ie1Rc1，Vc2 = Vcc，由于Vbb 和Vih 不同，T1导通和T2导通时电流不同，为了使输出低电平相同，应使 Vcc – Ie1Rc1 = Vcc – Ie2Rc2，因此
R c 1R =I E 2
I 两个集电极电阻不同。 c 2E 1
六、（20分）如图电路实现什么功能；如果所有MOS管取相同尺寸，W=4μm，L=0.8μm，Cox=2×10F/cm，电源电压是5V，所有MOS管阈值电压的绝对值都是0.8V，μn=2μp=600cm/Vs，每个MOS管的源或漏pn结的平均结电容近似是栅电容的0.4倍，（1）根据给定的输入波形，画出V1和Vout波形，标出转变点的电平值，不考虑延迟时间；
（2）计算时钟
2
-72
解：
。 频率的上限（t r /
τr
=t f /
τf =1.8）
V out =A(B+C)
(1) 因为Φ=0时，当A，B是高电平时，C1和C2都充电到高电平。当Φ=1时，C
为高电平使C2放电到0。而因为A是低电平，V1保持预充的高电平5V。当A变高，C变低后，引起电荷分享，使V1下降，V1由下面两种情况中高的电平决定：
V 1=V DD −
C 1
(V DD −V TN ) C 2
……………①
V 1=
V DD
1+2
C 1………………………………②
由①得：V1=3.2V 由②得：V1=3.5V
所以电荷分享后V1的高电平下降为3.5V。该电平送入CMOS反相器，使MP2饱和
导通，MN1线性导通。
有KN2[(V1-V TN ) -(V1-V out -V TN ) ]=KP2(V1-V DD -V TP ) 忽略Vout 项，代值得：Vout =0.045V
2
2
2
2
f max =
(2)
12(t f 1+t r 2)
t f 1=1. 8τf 1=1. 8
C 1
K Neff V DD
t r 2=1. 8τr =1. 8
C L +2C D K P 2V DD
-10
代值得：tr2=1.32×10s，fmax =2.5GHz
七、（15分）如图是什么功能电路，如果要求输出在时钟上升边变化，标出
每个传输门的时钟信号ck；根据给出的输入波形画出输出波形（假定初始时输出是低电平）；利用这个电路实现T 触发器功能（T=1输出翻转，T=0输出保持），如何增加控制电路，画出实现的逻辑图。
解： 输出波形
加入控制电路如下得到T
触发器
V out =T Q +T Q Q =V out
实现逻辑：
V out =TV out +T V out
北京大学信息学院考试试卷
考试科目： 数字集成电路原理 考试时间 姓名： 学号：
题 一 二
三
四
五
六
七
八
九 十
总分
号 分 数 阅
卷人
以下为答题纸，共 6 页
一、填空
1、（4分）CMOS逻辑电路中NMOS 管是（ 增强 ）型，PMOS管是（增强）
型； NMOS管的体端接（ 地 ），PMOS管的体端接（ VDD ）。
2、（8分）CMOS逻辑电路的功耗由3部分组成，分别是（ 动态功耗 ）、（开关过程中的短路功耗）和（ 静态功耗 ）；增大器件的阈值 电压有利于减小（ 短路功耗和静态 ）功耗。
3、（6分）饱和负载NMOS 反相器的3个主要缺点是：（ 输出高电平有阈值损失 ）,( 输出低电平不是0，与比例因子Kr 相关 ), ( 输出低电平时有静态功耗 ) 。
4、（3分）三态输出电路的3种输出状态是：（ 高电平 ）， （ 低电平 ）和（ 高阻态 ）。
二、（12分）画出实现Y =(A +B +C ) D +ABC 的静态CMOS 电路，如果所有MOS
管的导电因子都是K ,分析几个输入同步变化的等效反相器的导电因子（K Neff 和K Peff ），在什么输入状态下电路有最小的低电平噪声容限。
Kneff = 1/(1/3k + 1/k) + k/3 = 3k/4 + k/3 = （13/12）K;
Kpeff = 1/(1/3k + 1/k) + k/3 = （13/12）K;
当 D = 1 ，A、B、C 同步变化时，上拉通路3个串联的PMOS 管起作用，下拉支路所有NMOS 都起作用，Kneff 最大 ， Kpeff 最小，传输特性曲线在最左边。
三、（12分）分析下面2个电路的逻辑功能，若所有输入高电平都
是5V、输入低电平都是0V，电源电压是5V，所有MOS 管的阈值电压绝对值都是0.8V，分析2个电路的输出高、低电平和主要优缺点。
（1） （2） 电路 1） Y =AB +A B , Vol =0, ⎨
⎧A =B =0时，Voh =5V
A =B =1时，Voh =4. 2V
，
⎩电路 2） Y =AB +A B +A B =A +B ，低电平0V ，高电平 4.2V 电路1）结构简单，节省面积，逻辑电平与输入状态相关，驱动能力差，噪声容限小。
电路2）结构规整，逻辑灵活，改变输入信号可以实现对AB 的多种操作，输出高电平有阈值损失，驱动能力差，噪声容限小。
四、 （10分）写出下图电路的逻辑表达式，推导输出高、低电平，
已知,V DD =5V, VTN = -V TP =1V。
解：这是类PMOS电路，Y =A +B 。输出高电平的时候有直流通路，高电平决定于KPeff 和KN 。
输出高电平时，PMOS在线性区，NMOS在饱和区。K 2) 2]=K2
Peff [(0-VDD -V TP ) -(0-Vout -V TP N (VDD -V TN ) 代值，化简得：
V out =V OH =−32K r +|V TP |
若要求VOH 足够大，则要求16>>32Kr ，即Kr
五、（10分）画出ECL 电路的电流开关部分的电路图，简单说明为什么2个集电
极电阻取不同值。
因为 V V IH +V IL
BB =
2
，当Vin 是低电平Vil 时，T1截止，T2导通，有电流流过Rc2，使Vc2 = Vcc – Ie2Rc2，Vc1 = Vcc。 当Vin 是高电平时，T1导通，T2截止 Vc1 = Vcc – Ie1Rc1，Vc2 = Vcc，由于Vbb 和Vih 不同，T1导通和T2导通时电流不同，为了使输出低电平相同，应使 Vcc – Ie1Rc1 = Vcc – Ie2Rc2，因此
R c 1R =I E 2
I 两个集电极电阻不同。 c 2E 1
六、（20分）如图电路实现什么功能；如果所有MOS管取相同尺寸，W=4μm，L=0.8μm，Cox=2×10F/cm，电源电压是5V，所有MOS管阈值电压的绝对值都是0.8V，μn=2μp=600cm/Vs，每个MOS管的源或漏pn结的平均结电容近似是栅电容的0.4倍，（1）根据给定的输入波形，画出V1和Vout波形，标出转变点的电平值，不考虑延迟时间；
（2）计算时钟
2
-72
解：
。 频率的上限（t r /
τr
=t f /
τf =1.8）
V out =A(B+C)
(1) 因为Φ=0时，当A，B是高电平时，C1和C2都充电到高电平。当Φ=1时，C
为高电平使C2放电到0。而因为A是低电平，V1保持预充的高电平5V。当A变高，C变低后，引起电荷分享，使V1下降，V1由下面两种情况中高的电平决定：
V 1=V DD −
C 1
(V DD −V TN ) C 2
……………①
V 1=
V DD
1+2
C 1………………………………②
由①得：V1=3.2V 由②得：V1=3.5V
所以电荷分享后V1的高电平下降为3.5V。该电平送入CMOS反相器，使MP2饱和
导通，MN1线性导通。
有KN2[(V1-V TN ) -(V1-V out -V TN ) ]=KP2(V1-V DD -V TP ) 忽略Vout 项，代值得：Vout =0.045V
2
2
2
2
f max =
(2)
12(t f 1+t r 2)
t f 1=1. 8τf 1=1. 8
C 1
K Neff V DD
t r 2=1. 8τr =1. 8
C L +2C D K P 2V DD
-10
代值得：tr2=1.32×10s，fmax =2.5GHz
七、（15分）如图是什么功能电路，如果要求输出在时钟上升边变化，标出
每个传输门的时钟信号ck；根据给出的输入波形画出输出波形（假定初始时输出是低电平）；利用这个电路实现T 触发器功能（T=1输出翻转，T=0输出保持），如何增加控制电路，画出实现的逻辑图。
解： 输出波形
加入控制电路如下得到T
触发器
V out =T Q +T Q Q =V out
实现逻辑：
V out =TV out +T V out