奇偶校验器-tanner

奇偶校验器设计

1) 设计一个4位奇偶校验器（4位输入中有奇数个1时输出1，偶数个1时输出0），给出电路图，完成由电路图到晶体管级

的转化（需提出至少2种方案）；

2) 绘制原理图（Sedit）,完成电路特性模拟（Tspice，瞬态特性）；

3) 遵循设计规则完成晶体管级电路图的版图，流程如下：

版图布局规划－基本单元绘制－功能块的绘制－布线规划-总体版图）；

4) 版图检查与验证（DRC检查）；

5) 针对自己画的版图，给出实现该电路的工艺流程图。

用tanner软件设计一个奇偶校验器。

1、原理图：

2、网表文件：

* SPICE netlist written by S-Edit Win32 7.03

* Written on Dec 27, 2011 at 08:42:51

* Waveform probing commands

.probe

.options probefilename=

+ probesdbfile=

+ probetopmodule=

* Main circuit: Module0

M1 N4 B N5 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M2 B N5 N4 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M3 N5 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M4 N9 D N10 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M5 N10 C Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M6 D N10 N9 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M7 out N9 N14 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M8 N14 N4 Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M9 N9 N14 out Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M10 N4 B A Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M11 B A N4 Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M12 N5 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M13 N10 C Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M14 N9 D C Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M15 D C N9 Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M16 N14 N4 Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M17 out N9 N4 Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

M18 N9 N4 out Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u

v19 A Gnd bit({[**************]1} pw=1000n on=5.0 off=0.0 rt=0 ft=0 delay=0 lt=20n ht=20n) v20 B Gnd bit({[**************]1} pw=1000n on=5.0 off=0.0 rt=0 ft=0 delay=0 lt=20n ht=20n) v21 C Gnd bit({[**************]1} pw=1000n on=5.0 off=0.0 rt=0 ft=0 delay=0 lt=20n ht=20n) v22 D Gnd bit({[**************]1} pw=1000n on=5.0 off=0.0 rt=0 ft=0 delay=0 lt=20n ht=20n) v23 Vdd Gnd 5.0

.TRAN 2N 600N

.include

.model PMOS nmos

.model PMOS pmos

.GLOBAL VDD

.PRINT TRAN V(A)

.PRINT TRAN V(B)

.PRINT TRAN V(C)

.PRINT TRAN V(D)

.PRINT TRAN V(out)

.END

* End of main circuit: Module0

3、真波形图：

4、版图：

版图信息表格：