第二节 动态校零型斩波放大器
2.1 直流（多级）放大器的零电平输出及其漂移问题
当放大器的输入电压为零时，因存在输入失调电压和失调电流而使其输出电压不为零。一般可采用运放外部调零方法使输出电压调整到尽可能小的数值。然而，这种状态很难长期稳定。当经过一段时间器件老化，和环境温度变化，零位输出电压又变得大，因而出现了漂移。
解决办法：
① 采用低失调电压，低漂移的集成运放，这在十年前是比较困难制造的。目前有些公司已制造出很好的高精度低漂移集成运放。如：OP27GP 指标好，失调达到：10uV ；漂移：0.2μV/℃。
②另一个解决方法：采用斩波放大器(两个方案)
Ⅰ 调制解调型斩波放大器（早期）
Ⅱ 动态校零（又称自稳零）型斩波放大器
第1种方案将直流变为交流来传输，零线克服漂移；第2种方案放大和校零交替进行(如何校零：将输入短路测出输出电压值，再加反向后到输入端) 。
2.2. 动态校零型斩波放大器的基本工作原理：
⑴ 电路组成：
①3个运放A1，A2，A3每个运放均有输入失调电压
（A1主放大器，A2辅助放大器，A3采样保持器）
②斩波开关S1，S2，S3为同步开关，它们在开关驱动器控制下工作。
③记忆电容C1和C2，（C1误差记忆，C2采样保持记录电容） ⑵工作原理：
其工作过程分为两个工作期：误差检测与记忆期和校零和信号 放大期。
① 误差检测和记忆期：在开关驱动器控制下，开关S1,S2和
S3同时打向“1”位置。则：
由此可以导出：
可见，在存贮电容C1上记忆了失调电压。
② 校零和信号放大期：在开关驱动器相反电平控制下，各开关打向“2”位置。开关S1将输入信号V1接到A1的同相
端，S2将A2输出与C1断开，同时S3将A1输出端与采样
保持器A3和C2接上。此时，A3的输出电压为：
由于电容上的电压不能突变，可以将⑶式代入：
从上式可以看出，ⅰ.A1的失调电压对输入电压的影响被降低了；
ⅱ．A2，A3的失调电压降低了 倍；
ⅲ．若选择 可以得到互相补偿。
完成了零位校正和信号放大。
在开关驱动器时钟控制下不断重复上述过程。由于采样保持器A3和存贮电容C2的保持作用，基本上实现了输出电压的连续性，而不会出现断点。
⑶小结
采用直接耦合方案。它在斩波开关控制下做周期工作。当斩波开关将辅助放大器与输入信号切断时，将检测出主、辅放大器的失调电压，并记忆在存贮电容C1上。然后，当斩波开关与输入信号接通时，C1上记忆的失调电压被用来校正放大器因失调电压引起的零位输出，同时进行信号放大。
注意：当输入信号频率小于斩波开关时钟频率的一半时，它具有平坦的增益。由于所需电容很少（2个），特别容易集成。
2.3. 放大器实例
1．UA741：GENERAL PURPOSE SINGLE OPERATIONAL AMPLIFIER Input Offset Voltage（Vio ）：Typ. 1/Max. 5 mV
Input Offset Current（Iio ）：Typ. 2 / Max. 30 nA
Input Bias Current （Iib ）：Typ. 10 / Max. 100 nA
Common-mode Rejection Ratio（CMRR ）：90 dB
Gain Bandwidth Product（GBP ）：Min. 0.7 /Typ. 1.0MHz （增益带宽积=单位增益带宽）
Unity-Gain Bandwidth（GBW ）
2．TLE2037：Low-Noise High-Speed Precision Operational Amplifers
增强型低噪声高速精密去补偿运放大器
3．ICL7650 MAXIM（美信公司）Chopper-Stabilized Op Amps
General Description
Maxim’s ICL7650/ICL7653 are chopper-stabilized
amplifiers, ideal for low-level signal processing applications. Featuring high performance and versatility, these devices combine low input offset voltage, low input bias current, wide bandwidth, and exceptionally low drift over time and
temperature. Low offset is achieved through a nulling scheme that provides continuous error correction. A nulling amplifier alternately nulls itself and the main amplifier. The result is an input offset voltage that is held to a minimum over the entire operating temperature range.
The ICL7650B/ICL7653B are exact replacements for
Intersil’s ICL7650B/ICL7653B. These devices have a 10µV max offset voltage, a 0.1µV/°C max input offset voltage
temperature coefficient, and a 20pA max bias current—all specified over the commercial temperature range.
A 14-pin version is available that can be used with either an internal or external clock. The 14-pin version has an output voltage clamp circuit to minimize overload recovery time.
Applications
Condition Amplifier
Precision Amplifier
Instrumentation Amplifier
Thermocouples
Thermistors
Strain Gauges
Features
_ ICL7650/53 are Improved Second Sources to ICL7650B/53B _ Lower Supply Current: 2mA
_ Low Offset Voltage: 1µV
_ No Offset Voltage Trimming Needed
_ High-Gain CMRR and PSRR: 120dB min
_ Lower Offset Drift with Time and Temperature _ Extended Common-Mode Voltage Range
_ Low DC Input Bias Current: 10pA
_ Monolithic, Low-Power CMOS Design
第二节 动态校零型斩波放大器
2.1 直流（多级）放大器的零电平输出及其漂移问题
当放大器的输入电压为零时，因存在输入失调电压和失调电流而使其输出电压不为零。一般可采用运放外部调零方法使输出电压调整到尽可能小的数值。然而，这种状态很难长期稳定。当经过一段时间器件老化，和环境温度变化，零位输出电压又变得大，因而出现了漂移。
解决办法：
① 采用低失调电压，低漂移的集成运放，这在十年前是比较困难制造的。目前有些公司已制造出很好的高精度低漂移集成运放。如：OP27GP 指标好，失调达到：10uV ；漂移：0.2μV/℃。
②另一个解决方法：采用斩波放大器(两个方案)
Ⅰ 调制解调型斩波放大器（早期）
Ⅱ 动态校零（又称自稳零）型斩波放大器
第1种方案将直流变为交流来传输，零线克服漂移；第2种方案放大和校零交替进行(如何校零：将输入短路测出输出电压值，再加反向后到输入端) 。
2.2. 动态校零型斩波放大器的基本工作原理：
⑴ 电路组成：
①3个运放A1，A2，A3每个运放均有输入失调电压
（A1主放大器，A2辅助放大器，A3采样保持器）
②斩波开关S1，S2，S3为同步开关，它们在开关驱动器控制下工作。
③记忆电容C1和C2，（C1误差记忆，C2采样保持记录电容） ⑵工作原理：
其工作过程分为两个工作期：误差检测与记忆期和校零和信号 放大期。
① 误差检测和记忆期：在开关驱动器控制下，开关S1,S2和
S3同时打向“1”位置。则：
由此可以导出：
可见，在存贮电容C1上记忆了失调电压。
② 校零和信号放大期：在开关驱动器相反电平控制下，各开关打向“2”位置。开关S1将输入信号V1接到A1的同相
端，S2将A2输出与C1断开，同时S3将A1输出端与采样
保持器A3和C2接上。此时，A3的输出电压为：
由于电容上的电压不能突变，可以将⑶式代入：
从上式可以看出，ⅰ.A1的失调电压对输入电压的影响被降低了；
ⅱ．A2，A3的失调电压降低了 倍；
ⅲ．若选择 可以得到互相补偿。
完成了零位校正和信号放大。
在开关驱动器时钟控制下不断重复上述过程。由于采样保持器A3和存贮电容C2的保持作用，基本上实现了输出电压的连续性，而不会出现断点。
⑶小结
采用直接耦合方案。它在斩波开关控制下做周期工作。当斩波开关将辅助放大器与输入信号切断时，将检测出主、辅放大器的失调电压，并记忆在存贮电容C1上。然后，当斩波开关与输入信号接通时，C1上记忆的失调电压被用来校正放大器因失调电压引起的零位输出，同时进行信号放大。
注意：当输入信号频率小于斩波开关时钟频率的一半时，它具有平坦的增益。由于所需电容很少（2个），特别容易集成。
2.3. 放大器实例
1．UA741：GENERAL PURPOSE SINGLE OPERATIONAL AMPLIFIER Input Offset Voltage（Vio ）：Typ. 1/Max. 5 mV
Input Offset Current（Iio ）：Typ. 2 / Max. 30 nA
Input Bias Current （Iib ）：Typ. 10 / Max. 100 nA
Common-mode Rejection Ratio（CMRR ）：90 dB
Gain Bandwidth Product（GBP ）：Min. 0.7 /Typ. 1.0MHz （增益带宽积=单位增益带宽）
Unity-Gain Bandwidth（GBW ）
2．TLE2037：Low-Noise High-Speed Precision Operational Amplifers
增强型低噪声高速精密去补偿运放大器
3．ICL7650 MAXIM（美信公司）Chopper-Stabilized Op Amps
General Description
Maxim’s ICL7650/ICL7653 are chopper-stabilized
amplifiers, ideal for low-level signal processing applications. Featuring high performance and versatility, these devices combine low input offset voltage, low input bias current, wide bandwidth, and exceptionally low drift over time and
temperature. Low offset is achieved through a nulling scheme that provides continuous error correction. A nulling amplifier alternately nulls itself and the main amplifier. The result is an input offset voltage that is held to a minimum over the entire operating temperature range.
The ICL7650B/ICL7653B are exact replacements for
Intersil’s ICL7650B/ICL7653B. These devices have a 10µV max offset voltage, a 0.1µV/°C max input offset voltage
temperature coefficient, and a 20pA max bias current—all specified over the commercial temperature range.
A 14-pin version is available that can be used with either an internal or external clock. The 14-pin version has an output voltage clamp circuit to minimize overload recovery time.
Applications
Condition Amplifier
Precision Amplifier
Instrumentation Amplifier
Thermocouples
Thermistors
Strain Gauges
Features
_ ICL7650/53 are Improved Second Sources to ICL7650B/53B _ Lower Supply Current: 2mA
_ Low Offset Voltage: 1µV
_ No Offset Voltage Trimming Needed
_ High-Gain CMRR and PSRR: 120dB min
_ Lower Offset Drift with Time and Temperature _ Extended Common-Mode Voltage Range
_ Low DC Input Bias Current: 10pA
_ Monolithic, Low-Power CMOS Design