现代电子工艺技术的发展及未来走向
代芯片封装技术发展日新月异，它快速地推动了作为电子装联的主流SMT 迈入了后SMT （post-SMT ）时代。超高性能、超微型化、超薄型化的产品设计技术的异军突起，使得传统的SMT 流程和概念愈来愈显得无能为力了。本文针对这种咄咄逼人的发展形势，较全面地描述了现代电子装联技术的发展态势和目前已达到的技术水平，分析了促使其技术发展的驱动力。评述了未来的发展走向。 1 电子装联目前的发展水平
⑴ 传统采用基板和电子元器件分别制作，再利用SMT 技术将其组装在一起的安装方式，在实现更高性能，微型化、薄型化等方面，显得有些无能为力。电子安装正从SMT 向后SMT （post-SMT ）
⑵ 电子设备追求高性能、高功能，向轻薄短小方向发展永无止境，超小型便携电子设备的需求急速增加。急需要采用元器件复合化和三维封装的形式
⑶ 通讯终端产品是加速开发3D 封装及组装的主动力，例如手机已从低端（通话和收发短消息）向高端（可拍照、电视、广播、MP3、彩屏、和弦振声、蓝牙和游戏等）发展，要求体积小、重量轻、功能多。专家预测：2008年以后手机用存储器将超过PC 用存储器。芯片堆叠封装（SDP ），多芯片封装（MCP ）和堆叠芯片尺寸封装（SCSP ）等，将大量应用，装联工艺必须加快自身的技术进步，以适用其发展
⑷ 板级三维安装工艺已近成熟
⑸ 为适应微型元器件组装定位的要求，新的精准定位工艺方法不断推出，例如日本松下公司针对0201的安装推出的“APC(Advanced Process Control)”系统，可以有效地减少工序中由于焊盘位置偏差和焊膏印刷位置偏差而引起的再流焊接的不良
⑹ 作为继SMT 技术之后（post-SMT ）的下一代安装技术，将促使电子元器件、封装、安装等产业发生重大变革。驱使原来由芯片 → 封装 → 安装 → 再到整机的由前决定后的垂直生产链体系，转变为前后彼此制约的平行生产链体系，工艺技术路线也必将作出重大调整，以适应生产链的变革；
⑺ PCB基板加工和安装相结合的技术是未来瞩目的重大发展方向。
2. 高密度组装中的“微焊接”技术加速发展
⑴ 高密度电子产品组装中的微焊接技术，是随着高密度面阵列封装器件(如CSP 、FCOB 等) 在工业中的大量应用而出现的。其特点是：
· 芯片级封装具有封装密度高，例如：在一片5 mm ×5 mm 的面积上集成了5 000个以上的接点数；
· 焊点大小愈来愈微细化，例如：间距为0.4 mm 的CSP 其焊球的直径将小于0.15 mm。在SMT 组装各工序焊接缺陷大幅上升
像上述这样的凸形接合部的出现，加速了“微焊接”技术的快速发展。
⑵ 顾名思义“微焊接”技术就意味着接合部(焊点) 的微细化，密间距的焊点数急剧增加，接合的可靠性要求更高。归纳起来，“微焊接”技术正面临着下述两个基本课题：
①“微焊接”工艺，由于人手不可能直接接近，基本上属于一种“无检查工艺”。为了实现上述要求的无检查工艺的目的，必须要建立确保焊点接触可靠性的保证系统(对制造系统的要求) 。
② 由于焊点的微细化，焊接接合部自身的接续可靠性必须要确保。为此，要求有最完全的接合，焊点内任何空洞、异物等都会成为影响接续可靠性的因素(对接合部构造的要求) 。
⑶ 基于上述分析，为了实现上述的要求，故必须导入“微焊接工艺设计”的思维方法。
所谓“微焊接工艺设计”，就是用计算机模拟焊接接合部的可靠性设计，从而获得实际生产线的可靠性管理措施和控制项目；对生产线可能发生的不良现象进行预测，从而求得预防不良现象发生的手段，这就是进行“工艺设计”的目的。
通过“工艺设计”，就预先构筑了实际的生产线和生产管理系统。这样，就可以获得高的生产效率和焊接质量。对焊接接合部的可靠性管理也就变得容易和可能了。
3 电子装联技术发展的驱动力
⑴ 元器件复合化和半导体封装的三维化和微小型化(图10、图11) ，驱动了板级系统安装设计的高密度化，从而牵动了电子装联工艺必须跟随其跨入微组装和微焊接技术的新阶段，甚至一个新时代。
⑵ 芯片重叠和芯片包重叠加速发展，如图12─15所示。从而驱使了板级组装加速向3D 化发展。
⑶ 将无源元件及IC 等全部埋置在基板内部的终极三维封装，不仅能使电子设备性能和功能提高，利于轻薄短小化，而且由于焊接连接部位减少，有利于提高可靠性和有效降低安装成本
⑷ 阻容元件尺寸不断微型化，01005巳近极限
⑸ 为了提高板级组装密度，在PCB 中埋入R 、C 、L 将进入实用
⑹ 互连柔性PCB 将普遍替代线缆，而进入普及阶段
⑺ 将多个无源功能块集成在同一器件内，形成无源CSP
⑻ PCB、封装和器件将可能融合成一体，传统的使用机械凿刻(通过化学反应) 最终达到非常小尺度的工具不再有意义。抛弃过去的工具、技术和模型，最终沿着分子生物学的线索走到分子水平；
⑼ 预计20年内会看到分子电路板领域的发展。到时电路板将不再是印制的。
⑽ 多个同种或异种无源元件以二维或三维形式相组合，制成复合元件会明显改善安装效率和工艺性；
⑾ 伴随着便携式电子设备的急速发展，复合元件上搭载IC 器件的模块化制品正在迅速普及与推广；
⑿ 元器件间安装间距由0.15 mm将减小到0.1 mm；
⒀ 随着互连密度的不断提高，零缺陷制造技术越来越重要，因生产成品率极易受到缺陷率的影响；
⒁ 环保要求和产品的绿色化。
4 电子装联技术未来走向
4.1背景
01005阻容元件和间距为0.3 mm的CSPs 等芯片的应用，以现有的电子装联工艺技术模式和工艺装备能力来说已近极限。未来比上述元器件更小的超微级
元器件及分子电路板的应用，从穿孔安装（THT ）到表面安装（SMT ）已流行数十年来的组装概念及其工艺技术装备（如印刷机、贴片机、各类焊接设备及检测设奋等）都将无法胜任而退出历史舞台，进入超微时代的电子产品组装技术路在何方？
4.2电子装联技术未来的走向—自组装技术
4.2.1生产过程中使用自然原理
自然界用其自身的方式形成高度复杂的物质对象，使物质本身连续不断地耦合无数同样的基本元素来形成自身，小到分子，大到肉眼可见的颗粒及万物。DNA 双螺旋线是生物学领域中自组装系统的例证，实际上晶体栅格的形成过程也可以用同样的原理解释。所有这些结构的共同点在于：在热动力学平衡中它们并非是依靠共价化学键来结合。因此，它们虽然非常容易受到机械力或热力的冲击，但却可以不断自动调整或自身修复，还可通过每个颗粒或细胞所固有的属性来形成，这些属性包括表面张力和分子间耦合力。
合成技术领域中的自组装工艺技术，需要对某些环境条件进行过程控制才能获得所想要的属性和结构，这些环境条件包括压力、温度、分子力或电场/电磁场。
万物都可以小到毫微级，如半导体设备、显示器、以及未来的电路组装技术。目前正式展开研究的部门有：
· 美国伯克利等大学；
· 欧卅SANDiE(光电子和电子学领域中用于新型器件的自组装半导体毫微结构) ；
· 德闰DFG 研究中心 (毫微和微尺寸结构元素的体系结构) 。
德国一个研究报告称：自组装技术贴装电子系统和光学系统的各种国际方法各有千秋。
4.2.2封装差距
随着半导体和微机械元器件尺寸小到毫微级时，基于机械组装系统和焊接技术的传统组装和连接技术，将会遇到严重的挑战。D.O Popa 在2004年SME 制造月刊中发表的“微型和中间规模的组装”提出了“封装差距”，若按摩尔定律继续进行的话，就会在2010年以后的十年中发生“组装危机”。他还指出：组装和封装复杂电子系统的成本将占到整个系统制造成本的60%～90%。
D.O Popa 称：按当前的组装过程及它们将来的生存能力开发了一种分类等级。用当前的组装设备定位中型元器件相对较为简单(中型元器件的定义是指元器件每端测量高度高于1 mm) 。越来越明显的缺点是：原理上拾取和贴装环节是连续的过程，每次只能贴装一个元器件。主要的物理效应是利用地心吸引力和摩擦力。在不久的将来，如果元器件的尺寸再继续减小的话，将会由毫米级缩减到微米级，并且还将会继续减小。因此，必须使用地面效应、静电学和Van-de-Waals 力来处理微小的元器件。
因此，串行处理这些小元器件已是不再可行的。在大量组装毫微米级元器件时，己不再使用机械工具方法来精确定位元器件了。主要影响这些元器件精确
定位和贴装的因素是极小分子间的相互作用力。由此可见基于机械方式的串行处理技术将会完全失效。
4.2.3并行贴装取代串行贴装
现在己到了使用并行贴装技术的时候了。A.Singh 等人在1999年IEEE 微机械系统期刊发表的“使用倒装焊键合进行微晶的移动”一文中所提出的方法是：使用移动的方式将预先搭建整个系统的薄膜图形转移到基板上，使用“印刷”的方式可以并行地制造整个电路图形。从效果上讲与喷墨或印刷到基板的思维是相似的：
· 试图在并行处理时将大量的中型级元器件放置于临时的基板上，再将它们互连后移离临时基板(作为贴装工作台的临时基板是可以反复使用的) 。在液体中或喷射印刷推进的方式下，应用扩散原理可以将元器件放置于该平台上，这样可以使元器件接近其最终的位置。
· 另一种将元器件置于其位置的方法是：美国专家Adalytix 所做的，即应用微流体力学进行的一种高速初步定位的技术，由于此法具有较高的并行度，所以会达到较高的生产量。并行定位元器件的其他原理包括：静电学和磁学。
总之，将元器件定位到所要求的位置及最终的对准过程是比较复杂的，而且这些过程还需要复杂的工艺技术。通过克服弱的小范围力-键合力就可以达到所希望的标准。以上过程可以在润湿性或流动性环境中形成。
由加利福尼亚的Alirn 技术有限公司首次提出的流动式自组装(FSA)技术已经应用于RFID 标签的大批量、高速、低成本的制造中，而该公司已经对FSA 进行了深入的研究，并获得了专利。
FSA 技术将初步定位过程和最终定位过程合二为一。FSA 技术通过溶液清洗基板上所需清洗的IC ，并让它们作为最低能态，代表预置位置的空穴。选择IC(毫微米级) 并且将其置于基板上。该技术的实际产能为2m/H。
4.2.4元器件与基板之间的表面能
减小器件和基板焊凸点间的表面能是定位中型级元器件的另一种思想，这种方法需把焊凸点加热到高于熔点的温度。通过组装的轻微振动可用来纠正错误的定位，振动可以使元器件离开错误的位置并进行重新定位。但该技术不能在元器件定位方面提供可选择性。H.O 雅各布等人在哈佛大学开发该技术。雅各布和美国明尼阿波利斯(定向于3维自组装的微系统多元器件制造) 、明尼苏达大学的Wei Zheng一起追踪一个相关的概念。
EU SHOT(自组装混合光电技术) 以及UC 加利福尼亚圣地亚哥的M.Ozkan 等人开始将电场作为定向力来进行实验。虽还是未提供可选择性，但元器件能被有效地移动到它们的最终位置。剑桥大学微小系统技术实验室在研究中已经使用了磁场。分子识别作为较高的可选择性方法已经被圣地亚哥大学的S.C.Esener 等人和Fraunhofer ，IZM 和Purdur 大学的H.M.cNally 等人所研究。
4.2.5结论
IBM 进行的：使用自组织聚合体矩阵(具有20 nm直径的类似栅格的孔) 在超密闪存的硅基板上生成毫微晶体。在基于电子学的EU 项目DNA 中正在探索研究缩氨酸和毫微管结合的可能性。其他有关毫微晶体(尺寸从50 nm到500 nm)结构和概念都涉及毫微颗粒。虽然“迫近的封装差矩”还有相当一段时间，但是相当有前途的是通过自组装原理产生的量子论点。
5 未来电子装联技术工程师尽具备的知识面
从上述分析中可知，未来电子装联技术工程师所要求掌握的知识结构，将向复合化方向扩展
现代电子工艺技术的发展及未来走向
代芯片封装技术发展日新月异，它快速地推动了作为电子装联的主流SMT 迈入了后SMT （post-SMT ）时代。超高性能、超微型化、超薄型化的产品设计技术的异军突起，使得传统的SMT 流程和概念愈来愈显得无能为力了。本文针对这种咄咄逼人的发展形势，较全面地描述了现代电子装联技术的发展态势和目前已达到的技术水平，分析了促使其技术发展的驱动力。评述了未来的发展走向。 1 电子装联目前的发展水平
⑴ 传统采用基板和电子元器件分别制作，再利用SMT 技术将其组装在一起的安装方式，在实现更高性能，微型化、薄型化等方面，显得有些无能为力。电子安装正从SMT 向后SMT （post-SMT ）
⑵ 电子设备追求高性能、高功能，向轻薄短小方向发展永无止境，超小型便携电子设备的需求急速增加。急需要采用元器件复合化和三维封装的形式
⑶ 通讯终端产品是加速开发3D 封装及组装的主动力，例如手机已从低端（通话和收发短消息）向高端（可拍照、电视、广播、MP3、彩屏、和弦振声、蓝牙和游戏等）发展，要求体积小、重量轻、功能多。专家预测：2008年以后手机用存储器将超过PC 用存储器。芯片堆叠封装（SDP ），多芯片封装（MCP ）和堆叠芯片尺寸封装（SCSP ）等，将大量应用，装联工艺必须加快自身的技术进步，以适用其发展
⑷ 板级三维安装工艺已近成熟
⑸ 为适应微型元器件组装定位的要求，新的精准定位工艺方法不断推出，例如日本松下公司针对0201的安装推出的“APC(Advanced Process Control)”系统，可以有效地减少工序中由于焊盘位置偏差和焊膏印刷位置偏差而引起的再流焊接的不良
⑹ 作为继SMT 技术之后（post-SMT ）的下一代安装技术，将促使电子元器件、封装、安装等产业发生重大变革。驱使原来由芯片 → 封装 → 安装 → 再到整机的由前决定后的垂直生产链体系，转变为前后彼此制约的平行生产链体系，工艺技术路线也必将作出重大调整，以适应生产链的变革；
⑺ PCB基板加工和安装相结合的技术是未来瞩目的重大发展方向。
2. 高密度组装中的“微焊接”技术加速发展
⑴ 高密度电子产品组装中的微焊接技术，是随着高密度面阵列封装器件(如CSP 、FCOB 等) 在工业中的大量应用而出现的。其特点是：
· 芯片级封装具有封装密度高，例如：在一片5 mm ×5 mm 的面积上集成了5 000个以上的接点数；
· 焊点大小愈来愈微细化，例如：间距为0.4 mm 的CSP 其焊球的直径将小于0.15 mm。在SMT 组装各工序焊接缺陷大幅上升
像上述这样的凸形接合部的出现，加速了“微焊接”技术的快速发展。
⑵ 顾名思义“微焊接”技术就意味着接合部(焊点) 的微细化，密间距的焊点数急剧增加，接合的可靠性要求更高。归纳起来，“微焊接”技术正面临着下述两个基本课题：
①“微焊接”工艺，由于人手不可能直接接近，基本上属于一种“无检查工艺”。为了实现上述要求的无检查工艺的目的，必须要建立确保焊点接触可靠性的保证系统(对制造系统的要求) 。
② 由于焊点的微细化，焊接接合部自身的接续可靠性必须要确保。为此，要求有最完全的接合，焊点内任何空洞、异物等都会成为影响接续可靠性的因素(对接合部构造的要求) 。
⑶ 基于上述分析，为了实现上述的要求，故必须导入“微焊接工艺设计”的思维方法。
所谓“微焊接工艺设计”，就是用计算机模拟焊接接合部的可靠性设计，从而获得实际生产线的可靠性管理措施和控制项目；对生产线可能发生的不良现象进行预测，从而求得预防不良现象发生的手段，这就是进行“工艺设计”的目的。
通过“工艺设计”，就预先构筑了实际的生产线和生产管理系统。这样，就可以获得高的生产效率和焊接质量。对焊接接合部的可靠性管理也就变得容易和可能了。
3 电子装联技术发展的驱动力
⑴ 元器件复合化和半导体封装的三维化和微小型化(图10、图11) ，驱动了板级系统安装设计的高密度化，从而牵动了电子装联工艺必须跟随其跨入微组装和微焊接技术的新阶段，甚至一个新时代。
⑵ 芯片重叠和芯片包重叠加速发展，如图12─15所示。从而驱使了板级组装加速向3D 化发展。
⑶ 将无源元件及IC 等全部埋置在基板内部的终极三维封装，不仅能使电子设备性能和功能提高，利于轻薄短小化，而且由于焊接连接部位减少，有利于提高可靠性和有效降低安装成本
⑷ 阻容元件尺寸不断微型化，01005巳近极限
⑸ 为了提高板级组装密度，在PCB 中埋入R 、C 、L 将进入实用
⑹ 互连柔性PCB 将普遍替代线缆，而进入普及阶段
⑺ 将多个无源功能块集成在同一器件内，形成无源CSP
⑻ PCB、封装和器件将可能融合成一体，传统的使用机械凿刻(通过化学反应) 最终达到非常小尺度的工具不再有意义。抛弃过去的工具、技术和模型，最终沿着分子生物学的线索走到分子水平；
⑼ 预计20年内会看到分子电路板领域的发展。到时电路板将不再是印制的。
⑽ 多个同种或异种无源元件以二维或三维形式相组合，制成复合元件会明显改善安装效率和工艺性；
⑾ 伴随着便携式电子设备的急速发展，复合元件上搭载IC 器件的模块化制品正在迅速普及与推广；
⑿ 元器件间安装间距由0.15 mm将减小到0.1 mm；
⒀ 随着互连密度的不断提高，零缺陷制造技术越来越重要，因生产成品率极易受到缺陷率的影响；
⒁ 环保要求和产品的绿色化。
4 电子装联技术未来走向
4.1背景
01005阻容元件和间距为0.3 mm的CSPs 等芯片的应用，以现有的电子装联工艺技术模式和工艺装备能力来说已近极限。未来比上述元器件更小的超微级
元器件及分子电路板的应用，从穿孔安装（THT ）到表面安装（SMT ）已流行数十年来的组装概念及其工艺技术装备（如印刷机、贴片机、各类焊接设备及检测设奋等）都将无法胜任而退出历史舞台，进入超微时代的电子产品组装技术路在何方？
4.2电子装联技术未来的走向—自组装技术
4.2.1生产过程中使用自然原理
自然界用其自身的方式形成高度复杂的物质对象，使物质本身连续不断地耦合无数同样的基本元素来形成自身，小到分子，大到肉眼可见的颗粒及万物。DNA 双螺旋线是生物学领域中自组装系统的例证，实际上晶体栅格的形成过程也可以用同样的原理解释。所有这些结构的共同点在于：在热动力学平衡中它们并非是依靠共价化学键来结合。因此，它们虽然非常容易受到机械力或热力的冲击，但却可以不断自动调整或自身修复，还可通过每个颗粒或细胞所固有的属性来形成，这些属性包括表面张力和分子间耦合力。
合成技术领域中的自组装工艺技术，需要对某些环境条件进行过程控制才能获得所想要的属性和结构，这些环境条件包括压力、温度、分子力或电场/电磁场。
万物都可以小到毫微级，如半导体设备、显示器、以及未来的电路组装技术。目前正式展开研究的部门有：
· 美国伯克利等大学；
· 欧卅SANDiE(光电子和电子学领域中用于新型器件的自组装半导体毫微结构) ；
· 德闰DFG 研究中心 (毫微和微尺寸结构元素的体系结构) 。
德国一个研究报告称：自组装技术贴装电子系统和光学系统的各种国际方法各有千秋。
4.2.2封装差距
随着半导体和微机械元器件尺寸小到毫微级时，基于机械组装系统和焊接技术的传统组装和连接技术，将会遇到严重的挑战。D.O Popa 在2004年SME 制造月刊中发表的“微型和中间规模的组装”提出了“封装差距”，若按摩尔定律继续进行的话，就会在2010年以后的十年中发生“组装危机”。他还指出：组装和封装复杂电子系统的成本将占到整个系统制造成本的60%～90%。
D.O Popa 称：按当前的组装过程及它们将来的生存能力开发了一种分类等级。用当前的组装设备定位中型元器件相对较为简单(中型元器件的定义是指元器件每端测量高度高于1 mm) 。越来越明显的缺点是：原理上拾取和贴装环节是连续的过程，每次只能贴装一个元器件。主要的物理效应是利用地心吸引力和摩擦力。在不久的将来，如果元器件的尺寸再继续减小的话，将会由毫米级缩减到微米级，并且还将会继续减小。因此，必须使用地面效应、静电学和Van-de-Waals 力来处理微小的元器件。
因此，串行处理这些小元器件已是不再可行的。在大量组装毫微米级元器件时，己不再使用机械工具方法来精确定位元器件了。主要影响这些元器件精确
定位和贴装的因素是极小分子间的相互作用力。由此可见基于机械方式的串行处理技术将会完全失效。
4.2.3并行贴装取代串行贴装
现在己到了使用并行贴装技术的时候了。A.Singh 等人在1999年IEEE 微机械系统期刊发表的“使用倒装焊键合进行微晶的移动”一文中所提出的方法是：使用移动的方式将预先搭建整个系统的薄膜图形转移到基板上，使用“印刷”的方式可以并行地制造整个电路图形。从效果上讲与喷墨或印刷到基板的思维是相似的：
· 试图在并行处理时将大量的中型级元器件放置于临时的基板上，再将它们互连后移离临时基板(作为贴装工作台的临时基板是可以反复使用的) 。在液体中或喷射印刷推进的方式下，应用扩散原理可以将元器件放置于该平台上，这样可以使元器件接近其最终的位置。
· 另一种将元器件置于其位置的方法是：美国专家Adalytix 所做的，即应用微流体力学进行的一种高速初步定位的技术，由于此法具有较高的并行度，所以会达到较高的生产量。并行定位元器件的其他原理包括：静电学和磁学。
总之，将元器件定位到所要求的位置及最终的对准过程是比较复杂的，而且这些过程还需要复杂的工艺技术。通过克服弱的小范围力-键合力就可以达到所希望的标准。以上过程可以在润湿性或流动性环境中形成。
由加利福尼亚的Alirn 技术有限公司首次提出的流动式自组装(FSA)技术已经应用于RFID 标签的大批量、高速、低成本的制造中，而该公司已经对FSA 进行了深入的研究，并获得了专利。
FSA 技术将初步定位过程和最终定位过程合二为一。FSA 技术通过溶液清洗基板上所需清洗的IC ，并让它们作为最低能态，代表预置位置的空穴。选择IC(毫微米级) 并且将其置于基板上。该技术的实际产能为2m/H。
4.2.4元器件与基板之间的表面能
减小器件和基板焊凸点间的表面能是定位中型级元器件的另一种思想，这种方法需把焊凸点加热到高于熔点的温度。通过组装的轻微振动可用来纠正错误的定位，振动可以使元器件离开错误的位置并进行重新定位。但该技术不能在元器件定位方面提供可选择性。H.O 雅各布等人在哈佛大学开发该技术。雅各布和美国明尼阿波利斯(定向于3维自组装的微系统多元器件制造) 、明尼苏达大学的Wei Zheng一起追踪一个相关的概念。
EU SHOT(自组装混合光电技术) 以及UC 加利福尼亚圣地亚哥的M.Ozkan 等人开始将电场作为定向力来进行实验。虽还是未提供可选择性，但元器件能被有效地移动到它们的最终位置。剑桥大学微小系统技术实验室在研究中已经使用了磁场。分子识别作为较高的可选择性方法已经被圣地亚哥大学的S.C.Esener 等人和Fraunhofer ，IZM 和Purdur 大学的H.M.cNally 等人所研究。
4.2.5结论
IBM 进行的：使用自组织聚合体矩阵(具有20 nm直径的类似栅格的孔) 在超密闪存的硅基板上生成毫微晶体。在基于电子学的EU 项目DNA 中正在探索研究缩氨酸和毫微管结合的可能性。其他有关毫微晶体(尺寸从50 nm到500 nm)结构和概念都涉及毫微颗粒。虽然“迫近的封装差矩”还有相当一段时间，但是相当有前途的是通过自组装原理产生的量子论点。
5 未来电子装联技术工程师尽具备的知识面
从上述分析中可知，未来电子装联技术工程师所要求掌握的知识结构，将向复合化方向扩展